期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到75篇文章
< 1 2 … 4 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
非对称MOS源耦对的研究 被引量：5
1
作者 秦世才 陈克 贾香鸾 《电子学报》 EI CAS CSCD 北大核心 1989年第2期116-120,共5页
本文分析了由两个沟道宽长比不同的MOS管组成的非对称源耦对的传输特性,并用这种非对称源耦对组成了实用的差动输入级。合理地选取失配因子θ,可以明显改善MOS差动输入级的动态输入范围和非线性。
关键词 MOS 源耦对 传输特性 非对称
在线阅读 下载PDF
用VLSI技术制作高密度AMLCD衬底 被引量：1
2
作者 秦世才 贾香鸾 吴葆刚 《现代显示》 1995年第2期17-21,共5页
采用一种新的超大规模集成电路（ＶＬＳＩ）技术制作有源矩阵液晶显示器（ＡＭＬＣＤ）衬底，用两层结构解决了象素密度与开口率之间的矛盾，并把扫描驱动与信号驱动电路集成在同一芯片上。与ＰＤＬＣ相结合，有望制成高分辨率超小型液... 采用一种新的超大规模集成电路（ＶＬＳＩ）技术制作有源矩阵液晶显示器（ＡＭＬＣＤ）衬底，用两层结构解决了象素密度与开口率之间的矛盾，并把扫描驱动与信号驱动电路集成在同一芯片上。与ＰＤＬＣ相结合，有望制成高分辨率超小型液晶光阀。还详细介绍了有源矩阵的结构、设计考虑和研制结果。 展开更多
关键词 有源矩阵 液晶显示器 集成电路 VLSI
在线阅读 下载PDF
AMLCD扫描驱动电路的研制 被引量：1
3
作者 秦世才 贾香鸾 《半导体杂志》 1995年第4期25-28,共4页
本文讨论ＡＭＬＣＤ的扫描驱动电路的电路结构和设计考虑，报导了在ＶＬＳＩ／ＡＭＬＣＤ中片上扫描驱动电路的设计和研制结果。
关键词 液晶驱动 扫描驱动电路 液晶显示器件 AMLCD
在线阅读 下载PDF
通用多通道高性能DMA控制器设计 被引量：12
4
作者 梁科 李国峰 +3 位作者 王锦 董海坤 高静 秦世才 《天津大学学报》 EI CAS CSCD 北大核心 2008年第5期621-626,共6页
直接存储器存取(DMA)是计算机应用系统中用于提高数据传输速率和微处理器使用效率的一项重要技术.文中提出了一种功能较为完备的通用多通道DMA控制器的设计方法,给出了系统仿真和测试结果.该控制器具有8通道,支持优先级和轮转相结合的... 直接存储器存取(DMA)是计算机应用系统中用于提高数据传输速率和微处理器使用效率的一项重要技术.文中提出了一种功能较为完备的通用多通道DMA控制器的设计方法,给出了系统仿真和测试结果.该控制器具有8通道,支持优先级和轮转相结合的仲裁机制,利用地址掩码和指针实现FIFO型环形缓冲.采用流水线结构设计,支持硬件握手模式和链表描述符传输方式,具有传输速度快和编程灵活的优点,适用于网络通信、多媒体处理等多种应用领域. 展开更多
关键词 直接存储器存取 多通道 仲裁器 环形缓冲 硬件握手 流水线 链表描述符
在线阅读 下载PDF
CMOS集成时钟恢复电路设计 被引量：7
5
作者 李学初 高清运 +1 位作者 陈浩琼 秦世才 《电子与信息学报》 EI CSCD 北大核心 2007年第6期1496-1499,共4页
该文设计了一个集成时钟恢复电路,恢复时钟的频率为125MHz。通过采用电流相减技术等补偿措施,很大程度上降低了振荡器的压控增益,从而在不影响电路性能的前提下大大地降低了芯片面积。本设计采用0.25μm标准CMOS工艺实现,有效芯片面积小... 该文设计了一个集成时钟恢复电路,恢复时钟的频率为125MHz。通过采用电流相减技术等补偿措施,很大程度上降低了振荡器的压控增益,从而在不影响电路性能的前提下大大地降低了芯片面积。本设计采用0.25μm标准CMOS工艺实现,有效芯片面积小于0.2mm^2,功耗仅10mW。在各种工艺角、温度以及供电电源条件下的仿真结果均表明,该电路相位偏差小于200ps,时钟抖动的峰峰值小于150ps。该文对一个采用本时钟恢复电路的100MHzPHY系统进行流片、测试,验证了时钟恢复电路能够正常工作。 展开更多
关键词 时钟恢复 100MHz PHY Hogge鉴相器 锁相环
在线阅读 下载PDF
开关电流双二次滤波器的设计 被引量：7
6
作者 高清运 曹政新 +1 位作者 秦世才 贾香鸾 《固体电子学研究与进展》 CAS CSCD 北大核心 2003年第3期288-291,共4页
提出了一种开关电流双二次滤波器的设计方法 ,用该方法所设计的滤波器的特征频率ω0 和品质因数Q只与 MOS管的尺寸之比有关。通过调整 MOS管的尺寸可改变滤波器的参数 ,电路级仿真表明所提设计方法正确。
关键词 开关电流电路 积分器 双二次滤波器 特征频率 品质因数 设计
在线阅读 下载PDF
离散时间积分器特性的研究 被引量：8
7
作者 高清运 秦世才 贾香鸾 《南开大学学报（自然科学版）》 CAS CSCD 北大核心 2000年第4期20-24,共5页
从理论上分析了四种欧拉映射离散时间积分器的频域特性和这四种映射的适用条件 。
关键词 取样数据系统 离散时间积分器 欧拉映射 滤波器 电路结构 开关电容
在线阅读 下载PDF
一种宽带Chirp-DDS及其FPGA实现 被引量：7
8
作者 金学哲 岂飞涛 +1 位作者 高清运 秦世才 《微电子学》 CAS CSCD 北大核心 2003年第4期365-368,共4页
　设计了一种宽带Chirp-DDS,并在AlteraFlex10KFPGA上予以实现。该结构包括32位流水线频率-相位累加器和ROM查找表。系统的时钟频率为100MHz,频率切换时间为0.68μs,建立时间为0.8μs,频率分辨率为0.02328Hz,输出信号的频率范围为DC到40... 　设计了一种宽带Chirp-DDS,并在AlteraFlex10KFPGA上予以实现。该结构包括32位流水线频率-相位累加器和ROM查找表。系统的时钟频率为100MHz,频率切换时间为0.68μs,建立时间为0.8μs,频率分辨率为0.02328Hz,输出信号的频率范围为DC到40MHz。 展开更多
关键词 Chirp-DDS 线性调频 直接数字频率合成器 FPGA 逻辑设计
在线阅读 下载PDF
CMOS带隙电压基准的误差及其改进 被引量：13
9
作者 陈浩琼 高清运 秦世才 《固体电子学研究与进展》 CAS CSCD 北大核心 2005年第4期531-535,共5页
分析了CMOS带隙基准电压值的误差,给出了定量的数学表达式和相应的改进方法。在此理论指导下,用0.25μmCMOS工艺设计了一个带隙基准源,并制出芯片。基准电压的设计值为1.2V,实测结果表明,在不使用修正技术的情况下,基准电压值的均方差达... 分析了CMOS带隙基准电压值的误差,给出了定量的数学表达式和相应的改进方法。在此理论指导下,用0.25μmCMOS工艺设计了一个带隙基准源,并制出芯片。基准电压的设计值为1.2V,实测结果表明,在不使用修正技术的情况下,基准电压值的均方差达3mV,温度系数(从-40°C～100°C)为20ppm/°C,电源抑制比(从2～3.3V)80μV/V,验证了理论分析的正确性。 展开更多
关键词 互补金属氯化物半导体 带隙基准 误差源 均方差
在线阅读 下载PDF
基于VHDL语言的LMS自适应滤波器的硬件实现方法 被引量：6
10
作者 李国峰 吴岳 秦世才 《南开大学学报（自然科学版）》 CAS CSCD 北大核心 2002年第3期82-86,共5页
提出了一种 LMS数字自适应滤波器的硬件实现方法 ,就是用 VHDL语言描述设计文件 ,在 ALTERA公司的 ACEX系列芯片上实现自适应滤波器 ,在 Maxplus2上进行了模拟仿真和时序分析 ,并给出了该算法在MATLAB上的计算结果 .
关键词 LMS自适应滤波器 VHDL语言 ACEX系列芯片 MATLAB FPGA方法 LMS自适应算 硬件设计
在线阅读 下载PDF
混合模式AGC设计 被引量：8
11
作者 李学初 高清运 秦世才 《电子与信息学报》 EI CSCD 北大核心 2007年第11期2791-2794,共4页
该文提出了一种混合模式AGC,在不需要A/D转换器的条件下可以获得较好的线性,同时采用粗调与细调相结合的方法大大地降低了系统的稳定时间。该设计基于1st Silicon 0.25μm标准CMOS工艺,仿真表明,当输入信号幅度在100mV到1.3V范围内变化... 该文提出了一种混合模式AGC,在不需要A/D转换器的条件下可以获得较好的线性,同时采用粗调与细调相结合的方法大大地降低了系统的稳定时间。该设计基于1st Silicon 0.25μm标准CMOS工艺,仿真表明,当输入信号幅度在100mV到1.3V范围内变化时,输出信号的幅度为800mV±25mV,系统的稳定时间小于3.2μs;当输入信号幅度为1V时,输出信号的THD低于-45dB;AGC的最大功耗为10mW。 展开更多
关键词 自动增益控制 可变增益放大器 峰值检测电路 增益控制器
在线阅读 下载PDF
基于CORDIC算法的QDDS设计及其FPGA实现 被引量：3
12
作者 金学哲 金明吉 +1 位作者 岂飞涛 秦世才 《南开大学学报（自然科学版）》 CAS CSCD 北大核心 2005年第1期60-64,共5页
设计了一种基于CORDIC算法的正交输出直接数学频率合成器(QDDS),并在ALTERA FLEX10K 系列FPGA上予以实现.该结构包括流水线32位相位累加器和16位CORDIC旋转器.系统的时钟频率20M Hz,频率切换器时为一个时钟,建立时间为20个时钟,频率为0.... 设计了一种基于CORDIC算法的正交输出直接数学频率合成器(QDDS),并在ALTERA FLEX10K 系列FPGA上予以实现.该结构包括流水线32位相位累加器和16位CORDIC旋转器.系统的时钟频率20M Hz,频率切换器时为一个时钟,建立时间为20个时钟,频率为0.004 656 Hz,输出信号的频率为DC到8M Hz. 展开更多
关键词 正交输出直接数字频率合成器(QDDS) CORDIC算法 相位一幅度变换器 FPGA
在线阅读 下载PDF
OTA-C压控振荡器的分析与设计 被引量：2
13
作者 陈殿玉 陈浩琼 +2 位作者 岂飞涛 高清运 秦世才 《南开大学学报（自然科学版）》 CAS CSCD 北大核心 2004年第3期17-19,共3页
本文详细分析了OTA-C压控振荡器的原理,并设计了一个用于OTA-C滤波器自动调谐系统的OTA-C压控振荡器.该振荡器的频率调谐范围在2MHz到50MHz之间.其中线性部分为4MHz-20MHz,其压控增益为62.89MHz／V.
关键词 OTA—C 压控振荡器 限幅器
在线阅读 下载PDF
开关电流高阶滤波器的设计 被引量：3
14
作者 高清运 秦世才 贾香鸾 《微电子学》 CAS CSCD 北大核心 2002年第3期219-221,共3页
开关电流电路属于电流模电路 ,它具有电流模电路的诸多优点。文章介绍了两种映射设计开关电流高阶滤波器的方法 ,通过设计实例 。
关键词 高阶滤波器 开关电流电路 电路设计
在线阅读 下载PDF
一种数字语音录放系统的SOPC实现 被引量：2
15
作者 梁科 李国峰 +3 位作者 董海坤 邵巍 高平 秦世才 《电声技术》 2008年第2期17-19,22,共4页
实现了一种数字音频录放系统,系统基于SOPC技术,将微处理器和多种控制接口模块集成在一片FPGA内部,具有传输效率高,灵活性好的优点。提出了语音录放系统的SOPC架构,介绍了硬件结构和驱动程序的设计方法,最后给出了系统仿真和验证结果。
关键词 SOPC 共享总线 DMA控制器 AC97总线 双缓冲
在线阅读 下载PDF
一种高性能网络控制器芯片的设计与应用 被引量：1
16
作者 梁科 李国峰 +3 位作者 马世亮 路昕 李楠 秦世才 《南开大学学报（自然科学版）》 CAS CSCD 北大核心 2007年第6期100-104,共5页
介绍了一种采用二级流水线和 ESFR 方法设计的高性能8位网络控制器芯片,给出了芯片的系统架构、特性和子模块的设计方法,芯片采用0.25 μm CMOS 工艺成功流片,最后应用这款芯片进行系统开发.
关键词 流水线 ESFR 微控制器 MAC
在线阅读 下载PDF
一种提高共模反馈稳定性的新方法 被引量：2
17
作者 陈殿玉 岂飞涛 秦世才 《南开大学学报（自然科学版）》 CAS CSCD 北大核心 2007年第2期83-86,共4页
介绍了一种用于提高共模反馈稳定性的新方法,该方法简单易行,大大降低了共模反馈的设计难度,详细介绍了该方法的原理,并用实际的仿真结果证明了该方法的正确性。
关键词 共模反馈稳定性 负反馈 稳定性分析
在线阅读 下载PDF
失灵的日本市场经济模式及对中国经济发展的启示 被引量：5
18
作者 张孝德 秦世才 《经济研究参考》 2002年第43期32-36,共5页
曾被誉为创造了亚洲奇迹的日本市场经济模式,在20世纪80年代以前表现出强大的增长和竞争活力,而在20世纪90年代以来的新一轮的高科技产业发展中却显得对应迟钝,缺乏竞争活力。在短时间内将成功与失败两面的先后展现,为我们全面认识日本... 曾被誉为创造了亚洲奇迹的日本市场经济模式,在20世纪80年代以前表现出强大的增长和竞争活力,而在20世纪90年代以来的新一轮的高科技产业发展中却显得对应迟钝,缺乏竞争活力。在短时间内将成功与失败两面的先后展现,为我们全面认识日本市场经济模式提供了正反两面资料。中国和日本同属于东亚文化背景下的国家,在经济模式与发展战略的选择上有许多相似之处。全面的认识日本市场经济模式对于中国的经济发展有借鉴意义。 展开更多
关键词 日本 市场经济模式 中国经济 政企关系 外向型经济 产业政策 产业结构 制造业
在线阅读 下载PDF
低电压低功耗CMOS 5Gb/s串行收发器 被引量：2
19
作者 孙烨辉 江立新 秦世才 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第8期1283-1288,共6页
设计并实现了一种使用0.13μm CMOS 工艺制造的低电压低功耗串行收发器.它的核心电路工作电压为1V,工作频率范围为2.5-5GHz.发送器包括一个20：1的串行器和一个发送驱动器,其中发送驱动器采用了预加重技术来抵消传输信道对信号的衰减,... 设计并实现了一种使用0.13μm CMOS 工艺制造的低电压低功耗串行收发器.它的核心电路工作电压为1V,工作频率范围为2.5-5GHz.发送器包括一个20：1的串行器和一个发送驱动器,其中发送驱动器采用了预加重技术来抵消传输信道对信号的衰减,降低信号的码间串扰.接收器包括一个输入信号预放大器,两个1：20的解串器以及时钟恢复电路.在输入信号预放大器中设计了一个简单新颖的电路,利用前馈均衡来进一步消除信号的码间串扰,提高接收器的灵敏度.测试表明,收发器功耗为127mW/通道.发送器输出信号均方根抖动为4ps.接收器在输入信号眼图闭合0.5UI,信号差分峰-峰值150mV条件下误码率小于10^-12. 展开更多
关键词 低电压 低功耗 收发器 均衡
在线阅读 下载PDF
一种双采样6 bit 150MSPS CMOS折叠内插式ADC。 被引量：1
20
作者 陈浩琼 高清运 秦世才 《固体电子学研究与进展》 CAS CSCD 北大核心 2006年第3期399-403,共5页
CMOS折叠预处理电路的带宽和失调是限制折叠内插式ADC的动态和静态特性的主要原因之一。所设计的ADC采用一种双采样保持电路降低了对折叠器的带宽要求,获得了优良的动态特性;提出一种改进结构的全平衡折叠电路,降低了折叠器本身的失调,... CMOS折叠预处理电路的带宽和失调是限制折叠内插式ADC的动态和静态特性的主要原因之一。所设计的ADC采用一种双采样保持电路降低了对折叠器的带宽要求,获得了优良的动态特性;提出一种改进结构的全平衡折叠电路,降低了折叠器本身的失调,同时改善了ADC的静态和动态特性。仿真结果表明:在输入信号频率74.1MHz、采样频率150M时SNDR为37.2dB;INL、DNL分别为0.5/0.6LSB。芯片采用1stSilicon0.25μmCMOS工艺流片,并用于10/100Base-TPHY芯片中,测试结果表明,该ADC能正常工作,功耗为135mW,芯片有效面积0.4mm2。 展开更多
关键词 双采样 折叠器 内插 平均 模数转换器
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 4 下一页 到第 页
使用帮助 返回顶部