期刊文献+

基于CPLD的容错存储器的设计实现

Design and Implement of Fault Tolerant Memory Based on CPLD
在线阅读 下载PDF
导出
摘要 分析了存储器产生错误的原因 ,提出了提高其可靠性的有效途径。结合航天计算机可靠性增长计划 ,给出了一套利用纠检错芯片对其进行容错的方案 ,并给出了通过 CPL D器件实现的仿真结果。最后对容错存储器的可靠性进行了分析。 False reasons of memory was analyzed and an effective approach to enhance its reliability was put forward A scheme to carry out fault tolerant using chip was given CPLD implement of the circuits and corresponding simulation results were presented Finally,analyzing the reliability of fault tolerant memory
出处 《现代电子技术》 2004年第4期4-6,共3页 Modern Electronics Technique
基金 国防预先研究和基金项目 ( 4 1 32 30 60 1 0 7)
关键词 容错 纠一检二 瞬态错误 最佳奇权码 复杂可鳊程逻辑器件 fault tolerant SECDED SEU optimal oddweightcolumm code CPLD
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部