期刊文献+

基于FPGA的IRIG-B(DC)码编码与解码器设计 被引量:12

Design of IRIG-B ( DC ) code encoder and decoder based on FPGA
在线阅读 下载PDF
导出
摘要 为了达到IRIG-B码与时间信号的精确同步,采用现代化靶场的IRIG-B编码和解码的原理,提出了基于FPGA实现IRIG-B(DC)码编码与解码的设计方案。编码模块接收从GPS模块解析来的时间信息和1pps信号完成编码,解码模块接收IRIG-B(DC)码,完成对时间信息的解析以及输出1pps信号。实验证明,采用基于FPGA的IRIG-B(DC)码的编码与解码的设计,具有精度高,性能稳定,体积小,成本低等优点,对于常规武器靶场时统设备的技术更新具有重要实践意义。 In order to achieve precise synchronization of the IRIG-B code and time signals, by using the principle of encoding and decoding of modern range,a new design proposal of IRIG-B code encoding and decoding based on FPGA is proposed. The coding module receives time information and lpps signal from the GPS module to complete the encoding, decoding module receives IRIG-B(DC)code to complete resolving time information and the output lpps signal. Experimental results show that the design of IRIG-B(DC)code encoding and decoding based on FPGA has its advantages of high precision, stable performance,small size and low cost,which has practical significance for range of conventional weapons systems equipment technology update.
机构地区 装备学院
出处 《国外电子测量技术》 2012年第8期64-67,共4页 Foreign Electronic Measurement Technology
关键词 IRIG-B 时间同一系统 FPGA设计 IRIG-B Timing system FPGA design
  • 相关文献

参考文献11

二级参考文献62

共引文献108

同被引文献95

引证文献12

二级引证文献48

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部