期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
新型低电压SRAM读写辅助电路设计
1
作者 刘勇 彭春雨 《中国集成电路》 2025年第1期54-58,64,共6页
随着微处理器对低功耗与高能效需求的增长,SRAM作为其主要功耗与面积来源,优化SRAM功耗至关重要。降低电源电压是降低功耗的重要方法,但也会严重影响SRAM的读写性能。针对此问题,本文提出了一种新型读写辅助电路结构,该结构可以增强写... 随着微处理器对低功耗与高能效需求的增长,SRAM作为其主要功耗与面积来源,优化SRAM功耗至关重要。降低电源电压是降低功耗的重要方法,但也会严重影响SRAM的读写性能。针对此问题,本文提出了一种新型读写辅助电路结构,该结构可以增强写入能力和加快位线放电速度。此电路通过在写入期间将字线电压先升至欠驱电压后升至过驱电压,以在确保稳定性的同时加强写能力;在读取时,轻微提高字线电压至高于VDD电压,从而加快位线放电速度,增大两条位线电压差值,从而提高SRAM的可靠性。仿真结果表明,提出的结构可以将最小工作电压降低至0.4V,相比未使用辅助电路的结构写能力提升一倍以上,字线打开相同的一段时间,两条位线电压差值可以增加40%以上。相比于传统结构在各自最小电压下功耗可降低20%以上,而相比于在标准电压下的传统结构,功耗可降低70%以上,且只增大3%的面积。 展开更多
关键词 低电压 低功耗 静态随机存取存储器(SRAM) 读写辅助电路
在线阅读 下载PDF
NMOS晶体管电荷共享导致的SRAM单元单粒子翻转恢复效应研究
2
作者 高珊 李洋 +4 位作者 郝礼才 赵强 彭春雨 蔺智挺 吴秀龙 《中国集成电路》 2024年第6期48-55,共8页
基于Synopsys公司的三维器件模拟软件TCAD,本文研究了NMOS晶体管电荷共享导致SRAM单元的单粒子翻转恢复(SEUR)效应。分析了NMOS晶体管电荷共享导致SEUR效应的物理机制,系统研究了NMOS晶体管偏置(如电源电压、P阱偏置电压)和工艺参数(如P... 基于Synopsys公司的三维器件模拟软件TCAD,本文研究了NMOS晶体管电荷共享导致SRAM单元的单粒子翻转恢复(SEUR)效应。分析了NMOS晶体管电荷共享导致SEUR效应的物理机制,系统研究了NMOS晶体管偏置(如电源电压、P阱偏置电压)和工艺参数(如P+深阱掺杂浓度、P阱接触距离)对线性能量传输翻转恢复阈值(LETrec)以及单粒子翻转脉冲宽度(PWrec)的影响。研究发现:PWrec随着电源电压的增大而增大;PWrec和LETrec随着P阱偏置电压的增大而减小;LETrec随着P+深阱掺杂浓度的增大而增大;PWrec随着P阱接触与NMOS晶体管之间距离的增大而增大,而LETrec随着P阱接触与NMOS晶体管之间距离增大而减小。本文研究结论有助于优化SRAM单元抗单粒子效应设计,尤其是基于SEUR效应的SRAM单元的抗辐照加固设计提供了理论指导。 展开更多
关键词 单粒子翻转恢复效应 SRAM 电荷共享 工艺参数
在线阅读 下载PDF
忆阻器基神经形态计算器件与系统研究进展
3
作者 郭文斌 汪泽清 +1 位作者 吴祖恒 蔺智挺 《电子与封装》 2024年第4期63-74,共12页
忆阻器作为新原理器件,与现有互补金属氧化物半导体(CMOS)器件相比,具有结构简单、集成密度高、微缩性好、操作能耗低、易于三维集成等优点,是实现神经形态计算技术的理想存储器件之一。对近年来忆阻器基神经形态计算技术的研究进展进... 忆阻器作为新原理器件,与现有互补金属氧化物半导体(CMOS)器件相比,具有结构简单、集成密度高、微缩性好、操作能耗低、易于三维集成等优点,是实现神经形态计算技术的理想存储器件之一。对近年来忆阻器基神经形态计算技术的研究进展进行综述,包括忆阻器基神经突触和神经元功能实现以及忆阻器基神经形态计算系统研究进展,并对当前忆阻器基神经形态计算技术仍然面临的挑战进行总结,对其前景做了展望。 展开更多
关键词 忆阻器 神经形态计算 突触 神经元
在线阅读 下载PDF
基于Radix-4 Booth编码的12位乘累加运算单元设计
4
作者 吴秀龙 王光辰 《中国集成电路》 2025年第3期55-62,共8页
乘累加(MAC)运算作为卷积神经网络(CNN)中的主体运算,在人工智能(AI)技术等方面得到了大量使用。然而CNN中的MAC运算消耗大量功耗,给硬件设备带来严峻挑战。鉴于该问题,本文提出一种高能效的MAC运算单元以适用于CNN计算。其特点包括通过... 乘累加(MAC)运算作为卷积神经网络(CNN)中的主体运算,在人工智能(AI)技术等方面得到了大量使用。然而CNN中的MAC运算消耗大量功耗,给硬件设备带来严峻挑战。鉴于该问题,本文提出一种高能效的MAC运算单元以适用于CNN计算。其特点包括通过Radix-4 Booth编码以减少乘法部分积数量,设计了规则化的生成方案对乘法部分积进行约束以简化后续累加过程,在累加阶段使用了基于4-2压缩和3-2压缩的混合加法树结构以提高压缩效率,引入流水结构以提高吞吐量。在0.5 V下,提出的结构能效可以达到15.04 TOPS/W,相比使用行波进位加法器进行累加的MAC结构优化约13.4%。 展开更多
关键词 乘累加 Radix-4 Booth编码 加法树
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部