期刊文献+
共找到1,261篇文章
< 1 2 64 >
每页显示 20 50 100
应用于射频锁相环的低功耗分频器设计
1
作者 朱鸿章 王志亮 谭庶欣 《电子器件》 2024年第6期1445-1450,共6页
设计了一款用于高性能射频锁相环的可编程分频器。该电路包括七级2/3预分频器和8位可编程计数器,每个预分频器中的D触发器均采用钟控CMOS(Clock Controlled CMOS,C~2MOS)锁存器结构,最终可实现2~255次分频。该分频器采用TSMC 22 nm CMO... 设计了一款用于高性能射频锁相环的可编程分频器。该电路包括七级2/3预分频器和8位可编程计数器,每个预分频器中的D触发器均采用钟控CMOS(Clock Controlled CMOS,C~2MOS)锁存器结构,最终可实现2~255次分频。该分频器采用TSMC 22 nm CMOS工艺实现,电源电压为0.8 V。仿真结果显示,当输入10 GHz的时钟信号时,可实现2~255次分频,且最大分频时的功耗仅0.349 mW,该芯片可用于高性能射频锁相环。 展开更多
关键词 低功耗 可编程分频器 钟控CMOS 2/3预分频器 D触发器
在线阅读 下载PDF
基于分频器理论的新能源电网暂态频率稳定分析方法 被引量:2
2
作者 雷傲宇 苏婷婷 +3 位作者 梅勇 刘子祺 王裕 吴为 《电测与仪表》 北大核心 2024年第4期132-140,共9页
在分析输配电线路频率相关参数时,将频率固定为额定值的时域仿真法是电力系统暂态频率稳定分析的常用方法。然而,随着新能源比例不断提升,电网各节点频率时空分布差异更为显著,已有传统数值微分频率分析方法难以保证分析精度。因此,文... 在分析输配电线路频率相关参数时,将频率固定为额定值的时域仿真法是电力系统暂态频率稳定分析的常用方法。然而,随着新能源比例不断提升,电网各节点频率时空分布差异更为显著,已有传统数值微分频率分析方法难以保证分析精度。因此,文中提出一种基于分频器理论的新型电力系统暂态频率分析方法。与传统频率分析方法相比,该方法所得节点频率可随节点间电气距离变化而改变,在暂态过程中可更准确地刻画瞬态条件,实现各节点实时频率准确获取。通过建立简单含风电的三端系统,分析了基于分频器理论的实现方式,通过仿真验证了所提方法的正确性和优越性,可为新型电力系统频率稳定分析和控制设计提供新的思路和参考方案。 展开更多
关键词 暂态频率稳定 新能源电网 分频器理论 分析方法
在线阅读 下载PDF
数字电路中等占空比分频器的实现 被引量:10
3
作者 邓玉元 吴琼 《现代电子技术》 2006年第24期25-26,共2页
在数字电路设计中,经常会遇到分频器的设计问题。而设计等占空比分频器的关键是构造半整数分频器。简要介绍等占空比分频器的构成原理,提出了用CPLD实现等占空比分频的方法,并给出了偶数、奇数等占空比分频器的原理电路,运用Max+PlusⅡ... 在数字电路设计中,经常会遇到分频器的设计问题。而设计等占空比分频器的关键是构造半整数分频器。简要介绍等占空比分频器的构成原理,提出了用CPLD实现等占空比分频的方法,并给出了偶数、奇数等占空比分频器的原理电路,运用Max+PlusⅡ的图形输入法对电路进行了仿真。同时,用VHDL语言对等占空比分频器的主体———计数器的结构进行了描述,并给出了Max+PlusⅡ的波形仿真输出。 展开更多
关键词 占空比 分频器 等占空比分频器 半整数分频器 VHDL
在线阅读 下载PDF
基于CPLD/FPGA的半整数分频器的设计 被引量:3
4
作者 王蓉 李伟民 《微计算机信息》 2010年第14期131-132,118,共3页
简要介绍了CPLD/FPGA器件的特点和应用范围,并以分频比为2.5和1.5的分频器的设计为例,介绍了在MaxPlusII开发软件下,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。该设计具有结构简单、实现方便、便于系... 简要介绍了CPLD/FPGA器件的特点和应用范围,并以分频比为2.5和1.5的分频器的设计为例,介绍了在MaxPlusII开发软件下,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。该设计具有结构简单、实现方便、便于系统升级的特点。 展开更多
关键词 FPGA 2.5分频器 1.5分频器 半整数分频器
在线阅读 下载PDF
基于扰动Delta-sigma调制器的小数分频器
5
作者 廖一龙 张浩 《微波学报》 CSCD 北大核心 2024年第4期86-90,共5页
文中基于扰动Delta-sigma调制器分析并设计了一款动态分频比控制的宽带小数分频器链路。其中,整数分频器链路由高速2分频器和7级2/3分频器链路级联构成,小数控制部分由外加扰动的Delta-sigma调制器构成。通过理论分析和仿真表明,合理选... 文中基于扰动Delta-sigma调制器分析并设计了一款动态分频比控制的宽带小数分频器链路。其中,整数分频器链路由高速2分频器和7级2/3分频器链路级联构成,小数控制部分由外加扰动的Delta-sigma调制器构成。通过理论分析和仿真表明,合理选择扰动信号的添加位置,可以有效延长Delta-sigma调制器的输出序列长度,从而平滑Delta-sigma调制器的输出频谱。该分频器电路采用TPS 65 nm射频绝缘体上硅(RFSOI)互补金属氧化物半导体(CMOS)工艺制造,包括焊盘在内的芯片面积为0.57 mm 2。测试结果表明,该小数分频器链路在1.2 V的供电电压下,最大工作电流为22.2 mA,可以在9 GHz~20 GHz的输入频率下动态加载控制字并实现小数分频功能。 展开更多
关键词 宽带 2/3分频器 扰动 DELTA-SIGMA调制器
在线阅读 下载PDF
基于锁相环与分频器实现ATE频率扩展的研究
6
作者 李敬胶 冉翠翠 +1 位作者 苏洋 常艳昭 《中国集成电路》 2024年第11期82-86,共5页
在当今高度竞争的市场环境中,对成本的敏感性不断提高,在电子制造业,高速板卡资源的紧张状况与产能的增长需求形成了尖锐矛盾,迫切需要一种能替代高速板卡的经济高效的测试方案。本文采用LMXxxx锁相环电路和HMCxxx分频器电路的新方法,... 在当今高度竞争的市场环境中,对成本的敏感性不断提高,在电子制造业,高速板卡资源的紧张状况与产能的增长需求形成了尖锐矛盾,迫切需要一种能替代高速板卡的经济高效的测试方案。本文采用LMXxxx锁相环电路和HMCxxx分频器电路的新方法,能够扩展ATE板卡频率的能力,以实现在低速ATE机台上测试高速芯片。这一新颖方法成功突破了低速ATE机台最大测试800 MHz的瓶颈,为高速电路的测试带来了新的可能。 展开更多
关键词 锁相环 分频器 频率扩展
在线阅读 下载PDF
一种新型高速低抖动低功耗双模预分频器及其在PLL频率综合器中的应用 被引量:7
7
作者 徐勇 王志功 +1 位作者 李智群 熊明珍 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2005年第1期176-179,共4页
提出了一种零中频两次变频 80 2 11a接收机频率合成方案 ,降低电路功耗的同时 ,提高了电路可靠性 .改进了双模预分频器的结构 ,提出了一种新型集成“或”逻辑的SCL结构D锁存器 .采用 0 18μm数模混合CMOS工艺投片测试表明 ,双模预分... 提出了一种零中频两次变频 80 2 11a接收机频率合成方案 ,降低电路功耗的同时 ,提高了电路可靠性 .改进了双模预分频器的结构 ,提出了一种新型集成“或”逻辑的SCL结构D锁存器 .采用 0 18μm数模混合CMOS工艺投片测试表明 ,双模预分频器在 1 8V电源下功耗仅 5 76mW(1 8V× 3 2mA) ,RMS抖动小于 1% . 展开更多
关键词 双模预分频器 可编程分频器 低功耗 低抖动
在线阅读 下载PDF
基于新型双模分频器的低功耗多模分频器 被引量:3
8
作者 于云丰 马成炎 叶甜春 《微电子学》 CAS CSCD 北大核心 2010年第2期230-234,共5页
提出了一种基于新型源耦合逻辑或门的双模分频器和一种基于双D触发器的双模分频器。与传统的基于与门逻辑的双模分频器相比,基于新型源耦合逻辑的双模分频器减少了一级堆叠管,增加了采样开关管的过驱动电压,提高了工作速度。基于双D触... 提出了一种基于新型源耦合逻辑或门的双模分频器和一种基于双D触发器的双模分频器。与传统的基于与门逻辑的双模分频器相比,基于新型源耦合逻辑的双模分频器减少了一级堆叠管,增加了采样开关管的过驱动电压,提高了工作速度。基于双D触发器的双模分频器比传统的基于4个D触发器的双模分频器节省近一半的晶体管,减小了芯片面积,降低了多模分频器的功耗。基于上述两种新型双模分频器架构,并引入分频比扩展技术,在0.18μm CMOS工艺下,实现了一种宽工作范围高速低功耗的多模分频器,分频范围为4~8192,工作频率范围0.8~2.7GHz,消耗电流1.25 mA。 展开更多
关键词 源耦合逻辑(SCL) TSPC 双模分频器 多模分频器 频率合成器
在线阅读 下载PDF
2千兆赫GaAs分频器设计 被引量:1
9
作者 史常忻 王庆康 +4 位作者 李晓明 李志奇 夏冠群 杨悦非 严萍 《Journal of Semiconductors》 EI CAS CSCD 北大核心 1990年第10期799-803,共5页
本文介绍了我国自行研制成功的GaAs 2千兆赫二分频分频器的设计。其试验电路测试结果表明该设计方法的可行性。
关键词 分频器 GaAs分频器 FET逻辑 设计
在线阅读 下载PDF
基于InP HBT工艺的100 GHz静态及动态分频器 被引量:1
10
作者 程伟 张有涛 +3 位作者 王元 陆海燕 常龙 谢俊领 《固体电子学研究与进展》 CAS CSCD 北大核心 2015年第4期F0003-F0003,共1页
南京电子器件研究所基于76.2mm(3英寸)InP HBT圆片工艺,研制出最高工作频率达100GHz的静态分频器以及动态分频器。图1为静态分频器测试结果,此电路可在2~100GHz范围内实现二分频。图2为动态分频器测试结果,此电路可在75~100GHz... 南京电子器件研究所基于76.2mm(3英寸)InP HBT圆片工艺,研制出最高工作频率达100GHz的静态分频器以及动态分频器。图1为静态分频器测试结果,此电路可在2~100GHz范围内实现二分频。图2为动态分频器测试结果,此电路可在75~100GHz范围内实现二分频。 展开更多
关键词 动态分频器 静态分频器 HBT工艺 INP 南京电子器件研究所 工作频率 分频 测试
在线阅读 下载PDF
一种低功耗相位切换型分频器 被引量:2
11
作者 吉新村 夏晓娟 +1 位作者 徐严 胡伟 《南京邮电大学学报(自然科学版)》 北大核心 2017年第1期90-96,共7页
提出了一种低功耗的可编程分频器,包括相位切换型预分频器和可编程计数器,将相位切换预分频器中的相位选择器和二分频器组成套叠结构,降低了互连损耗和失配,省去了缓冲器以及二分频器的功耗,实现了一种低功耗的相位切换预分频器。将程... 提出了一种低功耗的可编程分频器,包括相位切换型预分频器和可编程计数器,将相位切换预分频器中的相位选择器和二分频器组成套叠结构,降低了互连损耗和失配,省去了缓冲器以及二分频器的功耗,实现了一种低功耗的相位切换预分频器。将程序计数器和脉冲吞咽计数器中D触发器进行共用,使计数器中D触发器的总数减少了一半,降低了可编程计数器的面积和功耗。采用SMIC 0.18μm CMOS工艺实现了相位选择器与二分频电路,并将之集成于4.8 GHz频段锁相环频率综合器中,工作频率为4.64~5.40 GHz,在1.8 V电源电压下,分频器消耗电流3 m A,其中相位选择器仅消耗550μA。 展开更多
关键词 相位切换型预分频器 可编程分频器 锁相环频率综合器
在线阅读 下载PDF
基于InP HBT工艺的超高速静态及动态分频器 被引量:1
12
作者 程伟 张有涛 +3 位作者 王元 陆海燕 赵岩 杨乃彬 《固体电子学研究与进展》 CAS CSCD 北大核心 2014年第6期F0003-F0003,共1页
磷化铟异质结双极型晶体管(InP HBT)具有超高速、高器件一致性、高击穿等优点,在超高速数模混合电路应用方面具有独特优势。南京电子器件研究所基于76.2mm InP HBT圆片工艺,研制出60GHz静态分频器以及92GHz动态分频器。图1为静态... 磷化铟异质结双极型晶体管(InP HBT)具有超高速、高器件一致性、高击穿等优点,在超高速数模混合电路应用方面具有独特优势。南京电子器件研究所基于76.2mm InP HBT圆片工艺,研制出60GHz静态分频器以及92GHz动态分频器。图1为静态分频器测试结果,此电路可在2~60GHz范围内实现二分频。图2为动态分频器测试结果,此电路可在75~92GHz范围内实现二分频。 展开更多
关键词 动态分频器 HBT工艺 静态分频器 超高速 INP 南京电子器件研究所 异质结双极型晶体管 电路应用
在线阅读 下载PDF
一种可编程高速宽带分频器 被引量:2
13
作者 李杰 徐骅 +4 位作者 吴炎辉 张孝勇 张真荣 刘永光 唐睿 《微电子学》 CAS 北大核心 2021年第3期357-362,共6页
基于0.18μm SiGe BiCMOS工艺,设计实现了一种可编程高速宽带分频器电路,分析了分频器实现高频宽带的方法。提出了一种模值可切换的/4/5、/8/9前置分频器结构和CML差分结构的M/A计数器,实现了宽工作频带。实测验证结果表明,该分频器工... 基于0.18μm SiGe BiCMOS工艺,设计实现了一种可编程高速宽带分频器电路,分析了分频器实现高频宽带的方法。提出了一种模值可切换的/4/5、/8/9前置分频器结构和CML差分结构的M/A计数器,实现了宽工作频带。实测验证结果表明,该分频器工作频率可覆盖1~10 GHz,整个频带射频输入灵敏度均低于-10dBm。 展开更多
关键词 分频器 前置分频器 电流模逻辑电路 计数器
在线阅读 下载PDF
400MHz吞脉冲程序分频器的研制 被引量:1
14
作者 刘振余 《无线电通信技术》 北大核心 1989年第2期44-46,共3页
本文介绍了程序分频器的组成、逻辑设计。及提高速度的措施,该分频器配合双模前置分频器,可使吞脉冲程序分频器频率达420MHz。
关键词 分频器 程序分频器 前置分频器
在线阅读 下载PDF
基于FPGA的可控分频器研究与设计 被引量:5
15
作者 高博 龚敏 《电子工程师》 2003年第6期44-46,共3页
介绍了一种分频系数为整数和半整数的可控分频器的设计方法 ,利用Verilog HDL编程 ,在XilinxFoundation平台下实现分频器的综合和仿真 ,并用S0 5XL芯片实现。
关键词 仿真 分频器 VERILOG-HDL FPGA 分频系数 可控分频器 S05XL芯片
在线阅读 下载PDF
新型高速低噪声可编程分频器的设计
16
作者 李新 牟鑫鑫 +1 位作者 陆婷 邓丽 《沈阳工业大学学报》 EI CAS 2009年第4期477-480,共4页
针对射频锁相环频率合成器对高速度和低噪声方面的要求,提出了一种适用于射频锁相环频率合成器的可编程分频器的设计方案.电路采用12级级联反馈的双模分频器结构,可以实现小于或等于8 191分频的任意分频比.基于JAZZBC35 BICMOS工艺,进... 针对射频锁相环频率合成器对高速度和低噪声方面的要求,提出了一种适用于射频锁相环频率合成器的可编程分频器的设计方案.电路采用12级级联反馈的双模分频器结构,可以实现小于或等于8 191分频的任意分频比.基于JAZZBC35 BICMOS工艺,进行电路的设计和HSPICE仿真,在2.5 V电源电压下,功耗为1 mW.设计的可编程分频器具有大的分频比范围和良好的稳定性、灵活性,同时具有高速、低噪声等特点,适于高速锁相环频率合成器的应用. 展开更多
关键词 频率合成器 分频器 双模分频器 锁相环 射频 低噪声 可编程 高速
在线阅读 下载PDF
应用于26 GHz-41 GHz频率综合器的高速可编程分频器的设计
17
作者 郑晖晖 王静 《电声技术》 2020年第1期73-75,共3页
毫米波频率综合器中的重要模块之一高速可编程多模分频器,它主要用于对VCO的输出信号进行分频从而获得稳定的本振信号,它的性能影响整个毫米波频率综合器性能。本文设计的一种高速、低功耗、分频比可变的分频器具有非常重要的意义[1]。... 毫米波频率综合器中的重要模块之一高速可编程多模分频器,它主要用于对VCO的输出信号进行分频从而获得稳定的本振信号,它的性能影响整个毫米波频率综合器性能。本文设计的一种高速、低功耗、分频比可变的分频器具有非常重要的意义[1]。根据26 GHz-41 GHz硅基锁相环频率综合器的系统指标,本文基于TSMC 45nm CMOS工艺,设计实现了一种高速可编程分频器。本文采用注入锁定结构分频结构实现高速预分频,该结构可以实现在0 d Bm的输入功率下实现25 GHz-48 GHz的分频范围、最低功耗为:2.6 m W。基于脉冲吞咽计数器的可编程分频器由8/9双模分频器和可编程脉冲吞咽计数器组成。其中8/9双模分频器由同步4/5分频器和异步二分频构成,工作频率范围10 GHz-27 GHz,最低输入幅度为:300 m V,最低功耗为:1.6 m V。可编程吞咽计数器采用改进型带置数功能的TSPC D触发器,该可编程分频器的最大工作范围:25 GHz;最小功耗为:363μW。本文设计的高速可编程多模分频器,可以实现32-2 062的分频比;当工作于28 GHz时,相位噪声小于-159 dBc/Hz。动态功耗为5.2 m W。 展开更多
关键词 注入锁定分频器 8/9双模分频器 可编程分频器
在线阅读 下载PDF
动态分频器技术
18
作者 武俊齐 《微电子学》 CAS CSCD 1994年第4期27-35,共9页
本文介绍了动态分频器的基本原理;详细叙述了动态分频器电路及其主要工艺技术;综述了国外动态分频器的发展动态。
关键词 分频器 动态分频器 硅双极 工艺
在线阅读 下载PDF
超高速低功耗ECL予置分频器研究
19
作者 王若虚 《微电子学》 CAS CSCD 1992年第5期15-17,57,共4页
本文介绍一个÷5/6低功耗ECL予置分频器的设计,从降低电源电压,减小内部逻辑摆幅和寄生电容等几方面讨论了提高电路高速低功耗特性的途径。该电路采用串联电源电压结构,内部电路在-2.5V~-2.7V电源电压下工作。电路功耗仅为具有相... 本文介绍一个÷5/6低功耗ECL予置分频器的设计,从降低电源电压,减小内部逻辑摆幅和寄生电容等几方面讨论了提高电路高速低功耗特性的途径。该电路采用串联电源电压结构,内部电路在-2.5V~-2.7V电源电压下工作。电路功耗仅为具有相同功能的普通ECL电路的1/6。采用3μm设计规则的氧化物隔离等平面S型双极工艺。发射极条实际尺寸2μm×9μm,晶体管f_i为3.2GHz。室温下典型功耗75mW,最高M作频率大于900MHz。 展开更多
关键词 预置分频器 频率合成器 分频器
在线阅读 下载PDF
基于0.18μm CMOS工艺的ZigBee分频器设计
20
作者 蒋雪琴 《现代电子技术》 北大核心 2015年第23期71-75,共5页
为了降低ZigBee分频器的能量消耗,提出一种适用于2.45GHz频率的超低功率COMS分频器,可以用于2.45GHz整数分频锁相环频率合成器中,适用于ZigBee准网络。提出的分频器在吞脉冲分频器的基础上,通过一个简单的数字电路取代吞咽计数器... 为了降低ZigBee分频器的能量消耗,提出一种适用于2.45GHz频率的超低功率COMS分频器,可以用于2.45GHz整数分频锁相环频率合成器中,适用于ZigBee准网络。提出的分频器在吞脉冲分频器的基础上,通过一个简单的数字电路取代吞咽计数器,从而降低了功率消耗和设计复杂性。该分频器的模量可以在481-496之间调整。所有的电路设计都基于0.16μm的TSMCcM0s技术,使用1.8V直流电压供电。仿真结果显示,在2.45GHzISM频段中4b分频器的功耗为420μW,相比之前类似分频器减少了40%。 展开更多
关键词 吞咽分频器 整数分频锁相环 双模量前置分频器 ZIGBEE
在线阅读 下载PDF
上一页 1 2 64 下一页 到第
使用帮助 返回顶部