期刊文献+
共找到66篇文章
< 1 2 4 >
每页显示 20 50 100
22nm全耗尽型绝缘体上硅器件单粒子瞬态效应的敏感区域
1
作者 张博翰 梁斌 +1 位作者 刘小年 方亚豪 《国防科技大学学报》 EI CAS CSCD 北大核心 2024年第2期146-152,共7页
基于3D-TCAD模拟,研究了22 nm全耗尽型绝缘体上硅(fully depleted silicon-on-insulator,FDSOI)器件单粒子瞬态(single-event transient,SET)效应的敏感性区域。对比了使用单管和使用反相器来研究器件SET敏感性区域的方法,从而分析实际... 基于3D-TCAD模拟,研究了22 nm全耗尽型绝缘体上硅(fully depleted silicon-on-insulator,FDSOI)器件单粒子瞬态(single-event transient,SET)效应的敏感性区域。对比了使用单管和使用反相器来研究器件SET敏感性区域的方法,从而分析实际电路中重离子轰击位置对22 nm FDSOI器件SET敏感性的影响,并从电荷收集机制的角度进行了解释。深入分析发现寄生双极放大效应对重粒子轰击位置敏感是造成器件不同区域SET敏感性不同的原因。而单管漏极接恒压源造成漏极敏感性增强是导致单管与反相器中器件SET敏感区域不同的原因。修正了FDSOI工艺下器件SET敏感性区域的研究方法,与单管相比,采用反相器进行仿真,结果更符合实际情况,这将为器件SET加固提供理论指导。 展开更多
关键词 单粒子瞬态 电荷收集 双极放大效应 敏感区域 耗尽型绝缘体上硅
在线阅读 下载PDF
全耗尽CMOS/SOI工艺 被引量:11
2
作者 刘新宇 孙海峰 +5 位作者 刘洪民 陈焕章 扈焕章 海潮和 和致经 吴德馨 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2003年第1期104-108,共5页
对全耗尽 CMOS/ SOI工艺进行了研究 ,成功地开发出成套全耗尽 CMOS/ SOI抗辐照工艺 .其关键工艺技术包括 :氮化 H2 - O2 合成薄栅氧、双栅和注 Ge硅化物等技术 .经过工艺投片 ,获得性能良好的抗辐照 CMOS/ SOI器件和电路 (包括 10 1级... 对全耗尽 CMOS/ SOI工艺进行了研究 ,成功地开发出成套全耗尽 CMOS/ SOI抗辐照工艺 .其关键工艺技术包括 :氮化 H2 - O2 合成薄栅氧、双栅和注 Ge硅化物等技术 .经过工艺投片 ,获得性能良好的抗辐照 CMOS/ SOI器件和电路 (包括 10 1级环振、2 0 0 0门门海阵列等 ) ,其中 ,n MOS:Vt=0 .7V,Vds=4 .5~ 5 .2 V,μeff=4 6 5 cm2 / (V· s) ,p MOS:Vt=- 0 .8V ,Vds=- 5~ - 6 .3V,μeff=2 6 4 cm2 / (V· s) .当工作电压为 5 V时 ,0 .8μm环振单级延迟为 4 5 展开更多
关键词 耗尽 CMOS SOI工艺 氮化H2-O2合成薄栅氧 双栅 注Ge硅化物 注锗
在线阅读 下载PDF
全耗尽SOI MOSFET的阈电压的解析模型 被引量:2
3
作者 付军 田立林 +1 位作者 钱佩信 罗台秦 《电子学报》 EI CAS CSCD 北大核心 1996年第5期48-52,共5页
本文在近似求解全耗尽SOIMOSFET所满足的二维泊松方程的基础上,建立了阈电压的解析模型。通过与PISCES的模拟结果以及相应的实验数据的比较,证明本模型的误差较小。此外,本模型还具有计算简便、快速,形式直观,物理... 本文在近似求解全耗尽SOIMOSFET所满足的二维泊松方程的基础上,建立了阈电压的解析模型。通过与PISCES的模拟结果以及相应的实验数据的比较,证明本模型的误差较小。此外,本模型还具有计算简便、快速,形式直观,物理意义明确等优点。本模型的建立对于全耗尽SOIMOSFET电路模拟、器件物理特性研究及相关的工艺设计是很有意义的。 展开更多
关键词 耗尽 SOI MOSFET 阈电压 场效应器件
在线阅读 下载PDF
基于全耗尽技术的SOI CMOS集成电路研究 被引量:2
4
作者 张新 刘梦新 +3 位作者 高勇 洪德杰 王彩琳 邢昆山 《电子器件》 EI CAS 2006年第2期325-329,共5页
介绍了电路的工作原理,对主要的延迟和选通控制单元及整体电路进行了模拟仿真,证明电路逻辑功能达到设计要求。根据电路的性能特点,采用绝缘体上硅结构,选用薄膜全耗尽SOICMOS工艺进行试制。测试结果表明:与同类体硅电路相比,工作频率... 介绍了电路的工作原理,对主要的延迟和选通控制单元及整体电路进行了模拟仿真,证明电路逻辑功能达到设计要求。根据电路的性能特点,采用绝缘体上硅结构,选用薄膜全耗尽SOICMOS工艺进行试制。测试结果表明:与同类体硅电路相比,工作频率提高三倍,静态功耗仅为体硅电路的10%,且电路的101级环振总延迟时间也仅为体硅电路的20%,实现了电路对高速低功耗的要求。 展开更多
关键词 耗尽 SOI CMOS LDD结构 LDS结构 脉冲测定
在线阅读 下载PDF
薄膜全耗尽CMOS/SOI──下一代超高速Si IC主流工艺 被引量:3
5
作者 张兴 王阳元 《电子学报》 EI CAS CSCD 北大核心 1995年第10期139-143,共5页
本文较为详细地分析了薄膜全耗尽CMOS/SOI技术的优势和国内外TFCMOS/SOI器件和电路的发展状况,讨论了SOI技术今后发展的方向,得出了全耗尽CMOS/SOI技术将成为下一代超高速硅集成电路主流工艺的结论。
关键词 CMOS/SOI 耗尽 集成电路 工艺
在线阅读 下载PDF
薄膜全耗尽SOI CMOS电路高温特性模拟和结构优化 被引量:2
6
作者 刘梦新 高勇 +2 位作者 张新 王彩琳 杨媛 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2006年第6期1120-1124,共5页
在300~600K温度范围内,利用ISETCAD模拟软件对全耗尽SOI电路的温度特性进行了模拟分析,得到了较全面的SOICMOS倒相器静态特性和瞬态特性,并提出了一种改进的AlN DSOI结构.结果显示,SOICMOS电路的阈值电压对温度较为敏感,随着温度的升高... 在300~600K温度范围内,利用ISETCAD模拟软件对全耗尽SOI电路的温度特性进行了模拟分析,得到了较全面的SOICMOS倒相器静态特性和瞬态特性,并提出了一种改进的AlN DSOI结构.结果显示,SOICMOS电路的阈值电压对温度较为敏感,随着温度的升高,输出特性衰退明显.瞬态模拟也表明电路的速度和功耗受外界环境温度的影响较大.改进后的AlN DSOI结构在有效缓解SOI结构热效应和浮体效应的基础上,显著提高了电路的速度和驱动能力. 展开更多
关键词 耗尽 自加热效应 高温 瞬态特性 DSOI 互补金属-氧化物-半导体倒相器
在线阅读 下载PDF
薄膜全耗尽SOI门阵列电路设计与实现 被引量:1
7
作者 魏丽琼 张兴 +1 位作者 李映雪 王阳元 《电子学报》 EI CAS CSCD 北大核心 1996年第2期46-49,共4页
在Daisy系统上设计出通用性强、使用方便的SOI门阵列母版及门阵列电路,并采用1.5μmCMOS/SOI工艺在薄膜全耗尽SIMOX材料上得以实现,其中包括多种分频器电路和环形振荡器,环振可工作在2.5V,门延迟时间... 在Daisy系统上设计出通用性强、使用方便的SOI门阵列母版及门阵列电路,并采用1.5μmCMOS/SOI工艺在薄膜全耗尽SIMOX材料上得以实现,其中包括多种分频器电路和环形振荡器,环振可工作在2.5V,门延迟时间在5V时为430ps。 展开更多
关键词 门阵列 薄膜耗尽 SOI SIMOX 薄膜电路 设计
在线阅读 下载PDF
薄膜全耗尽应变Si SOI MOSFET特性模拟与优化分析(英文) 被引量:1
8
作者 刘静 高勇 +1 位作者 王彩琳 黄媛媛 《电子器件》 CAS 2008年第3期859-863,共5页
研究了应变Si沟道引入对薄膜全耗尽SOI MOSFET器件特性的影响,并分析了器件特性改进的物理机理。与传统的SOI MOSFET结构相比,器件的驱动电流和峰值跨导都有明显提高,对n-FET分别为21%和16.3%,对p-FET为14.3%和10%。应变Si沟道的引入还... 研究了应变Si沟道引入对薄膜全耗尽SOI MOSFET器件特性的影响,并分析了器件特性改进的物理机理。与传统的SOI MOSFET结构相比,器件的驱动电流和峰值跨导都有明显提高,对n-FET分别为21%和16.3%,对p-FET为14.3%和10%。应变Si沟道的引入还降低了器件的阈值电压,这有益于集成电路中供电电压的降低和电路功耗的减小。另外,本文还对新结构中的Ge含量进行了优化分析,认为当Ge含量为30%时,器件有较好的电特性,而且不会增加器件制作的工艺成本。 展开更多
关键词 应变硅 耗尽 驱动电流 功耗
在线阅读 下载PDF
金属栅薄膜全耗尽器件研究 被引量:1
9
作者 颜志英 王雄伟 丁峥 《微电子学》 CAS CSCD 北大核心 2008年第1期100-103,107,共5页
实验并研究了采用金属栅工艺的全耗尽SOI MOS器件。采用LDD结构,以减小热载流子效应,防止漏击穿;采用突起的源漏区,以增加源漏区的厚度,并减小源漏区的串联电阻,以增强器件的电流驱动能力,降低寄生电阻,减小静态功耗。研究并分析了硅膜... 实验并研究了采用金属栅工艺的全耗尽SOI MOS器件。采用LDD结构,以减小热载流子效应,防止漏击穿;采用突起的源漏区,以增加源漏区的厚度,并减小源漏区的串联电阻,以增强器件的电流驱动能力,降低寄生电阻,减小静态功耗。研究并分析了硅膜厚度对阈值电压和阈值电压漂移的影响,以及对本征栅电容和静态功耗的影响。与采用常规工艺的器件相比,提高了输出驱动电流,改善了器件的亚阈值特性,特别是在沟道掺杂浓度比较低的情况下,能得到非常合适的阈值电压。 展开更多
关键词 耗尽器件 金属栅 SOI CMOS MOSFET 短沟道效应
在线阅读 下载PDF
全耗尽SOIMOSFET阈值电压解析模型
10
作者 李瑞贞 李多力 +2 位作者 杜寰 海潮和 韩郑生 《功能材料与器件学报》 EI CAS CSCD 北大核心 2007年第1期73-77,共5页
提出了一种简化的全耗尽SOIMOSFET阈值电压解析模型。该模型物理意义明确,形式简单,不需要非常复杂的计算。通过在不同条件下将本文的模拟结果和MED ICI模拟结果进行对比,验证了本模型的精确性。因此本模型对于器件物理特性的研究和工... 提出了一种简化的全耗尽SOIMOSFET阈值电压解析模型。该模型物理意义明确,形式简单,不需要非常复杂的计算。通过在不同条件下将本文的模拟结果和MED ICI模拟结果进行对比,验证了本模型的精确性。因此本模型对于器件物理特性的研究和工艺设计有很好的指导意义。 展开更多
关键词 耗尽SOI MOSFET 阈值电压 模型
原文传递
高速全耗尽CMOS/SOI 2000门门海阵列
11
作者 刘新宇 孙海峰 +2 位作者 海朝和 刘忠立 吴德馨 《电子学报》 EI CAS CSCD 北大核心 2001年第8期1129-1131,共3页
本文对全耗尽CMOS/SOI 2 0 0 0门门海进行了研究 ,阵列采用宏单元结构 ,每个宏单元包括 2× 8个基本单元和 8条布线通道 ,其尺寸为 :92 μm× 86 μm .2 0 0 0门门海阵列采用 0 8μm全耗尽工艺 ,实现了 10 1级环形振荡器和 4~... 本文对全耗尽CMOS/SOI 2 0 0 0门门海进行了研究 ,阵列采用宏单元结构 ,每个宏单元包括 2× 8个基本单元和 8条布线通道 ,其尺寸为 :92 μm× 86 μm .2 0 0 0门门海阵列采用 0 8μm全耗尽工艺 ,实现了 10 1级环形振荡器和 4~ 12 8级分频器电路 ,在工作电压为 5V时 ,0 8μm全耗尽CMOS/SOI 10 1级环振的单级延迟为 展开更多
关键词 门海阵列 薄膜耗尽SOI CMOS SOI 集成电路
在线阅读 下载PDF
新型多栅全耗尽SOI器件研究进展
12
作者 蔡小五 海潮和 周华杰 《电子器件》 CAS 2007年第3期841-845,共5页
随着器件尺寸的不断缩小,对更大驱动电流和更有效抑制短沟道效应器件的研制成为研究的热点,SOI多栅全耗尽器件由于对沟道更好控制能力能够有效地解决尺寸缩小带来的短沟道效应问题[1].本文主要介绍SOI/MOSFET单栅、平面双栅、FinFET、... 随着器件尺寸的不断缩小,对更大驱动电流和更有效抑制短沟道效应器件的研制成为研究的热点,SOI多栅全耗尽器件由于对沟道更好控制能力能够有效地解决尺寸缩小带来的短沟道效应问题[1].本文主要介绍SOI/MOSFET单栅、平面双栅、FinFET、三栅、环绕栅、G4-FET等新型多栅全耗尽SOI器件的研究进展. 展开更多
关键词 耗尽 SOI 多栅
在线阅读 下载PDF
全耗尽型浮空埋层LDMOS的耐压特性
13
作者 成建兵 张波 李肇基 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第2期344-347,共4页
提出了一种新的全耗尽型浮空埋层LDMOS(FB-LDMOS)结构.全耗尽n型埋层在器件的体内产生新的电场,该电场调制了漂移区电场,使得在降低漂移区漏端电场的同时提高了源侧和中部电场REBULF效应.分析了埋层的浓度、厚度、长度等对器件击穿电压... 提出了一种新的全耗尽型浮空埋层LDMOS(FB-LDMOS)结构.全耗尽n型埋层在器件的体内产生新的电场,该电场调制了漂移区电场,使得在降低漂移区漏端电场的同时提高了源侧和中部电场REBULF效应.分析了埋层的浓度、厚度、长度等对器件击穿电压的影响.借助二维仿真软件MEDICI,该新结构的击穿电压由传统LDMOS的585.8V提高到886.9V,提高了51.4%. 展开更多
关键词 LDMOS 耗尽型浮空埋层 RESURF REBULF 击穿电压
在线阅读 下载PDF
不同偏置下全耗尽SOI NMOSFET总剂量抗辐射的研究 被引量:1
14
作者 王宁娟 刘忠立 +2 位作者 李宁 于芳 李国花 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第5期750-754,共5页
研究了不同偏置条件下,全耗尽SOI NMOSFET的总剂量抗辐射特性,主要讨论不同偏置条件对器件中陷获电荷的产生和分布,以及由此对器件性能产生的影响.通过器件模拟发现,在辐射过程中器件的偏置条件不同,造成器件的有源区和埋氧层中电场的... 研究了不同偏置条件下,全耗尽SOI NMOSFET的总剂量抗辐射特性,主要讨论不同偏置条件对器件中陷获电荷的产生和分布,以及由此对器件性能产生的影响.通过器件模拟发现,在辐射过程中器件的偏置条件不同,造成器件的有源区和埋氧层中电场的分布有着很大的差异.而俘获电荷的产生与电场又有着紧密的联系,所以造成了俘获电荷的分布和密度有很大的不同,从而对器件的影响也不同.模拟结果表明,在三种不同的偏置条件下,OFF态(关态)时背沟道附近陷获电荷密度最高,以常数电流法估算出的阈值电压负漂移最大,同时引起了最大的本底静态漏电流. 展开更多
关键词 SOI 耗尽 总剂量辐射 器件模拟
在线阅读 下载PDF
基于体硅衬底制作全耗尽FinFET器件的工艺方案 被引量:3
15
作者 刘佳 骆志炯 《微电子学》 CAS CSCD 北大核心 2013年第1期120-124,共5页
随着MOS器件缩小到纳米尺寸,为了改善器件性能,三维全耗尽FinFET器件受到广泛关注和研究。基于体硅衬底,已实现不同结构的FinFET,如双栅、三栅、环栅等结构。不同于SOI衬底FinFET,对于双栅或三栅结构,体硅衬底制作FinFET可能存在源漏穿... 随着MOS器件缩小到纳米尺寸,为了改善器件性能,三维全耗尽FinFET器件受到广泛关注和研究。基于体硅衬底,已实现不同结构的FinFET,如双栅、三栅、环栅等结构。不同于SOI衬底FinFET,对于双栅或三栅结构,体硅衬底制作FinFET可能存在源漏穿通问题,对于环栅FinFET器件,工艺实现是一个很大的挑战。综述了目前解决源漏穿通问题的各种工艺方案,提出了全新的基于体硅衬底制作环栅FinFET的工艺方案,并展示了关键步骤的具体工艺实验结果。 展开更多
关键词 三维耗尽 鳍形场效应管 环绕 SOI衬底 体硅衬底
在线阅读 下载PDF
非对称HALO结构的全耗尽SOI二维阈值电压解析模型 被引量:1
16
作者 许剑 丁磊 +1 位作者 韩郑生 钟传杰 《电子器件》 CAS 2007年第6期2166-2169,2173,共5页
在考虑了隐埋层与硅层的二维效应的基础上提出非对称HALO结构的全耗尽SOI二维阈值电压解析模型,该模型计算了在不同硅膜厚度,掺杂浓度,HALO区占沟道比例的条件下的阈值电压.模型结果与二维数值模拟软件MEDICI的模拟结果较好的吻合,该模... 在考虑了隐埋层与硅层的二维效应的基础上提出非对称HALO结构的全耗尽SOI二维阈值电压解析模型,该模型计算了在不同硅膜厚度,掺杂浓度,HALO区占沟道比例的条件下的阈值电压.模型结果与二维数值模拟软件MEDICI的模拟结果较好的吻合,该模型对HALO结构的物理特性和工艺设计有很好的指导意义. 展开更多
关键词 阈值电压 表面势 耗尽SOI HALO结构
在线阅读 下载PDF
多晶硅双栅全耗尽SOI CMOS器件与电路 被引量:2
17
作者 连军 海潮和 《固体电子学研究与进展》 CAS CSCD 北大核心 2006年第1期124-127,共4页
对多晶硅双栅全耗尽SO I CM O S工艺进行了研究,开发出了1.2μm多晶硅双栅全耗尽SO I CM O S器件及电路工艺,获得了性能良好的器件和电路。NM O S和PM O S的阈值电压绝对值比较接近,且关态漏电流很小,NM O S和PM O S的驱动电流分别为275... 对多晶硅双栅全耗尽SO I CM O S工艺进行了研究,开发出了1.2μm多晶硅双栅全耗尽SO I CM O S器件及电路工艺,获得了性能良好的器件和电路。NM O S和PM O S的阈值电压绝对值比较接近,且关态漏电流很小,NM O S和PM O S的驱动电流分别为275μA/μm和135μA/μm,NM O S和PM O S的峰值跨导分别为136.85 m S/mm和81.7 m S/mm。在工作电压为3 V时,1.2μm栅长的101级环振的单级延迟仅为66 ps。 展开更多
关键词 绝缘体上硅 耗尽 互补金属氧化物半导体
在线阅读 下载PDF
N+多晶硅栅薄膜全耗尽SOI CMOS器件与电路的研究
18
作者 连军 海潮和 +2 位作者 韩郑生 赵洪辰 杨荣 《电子器件》 CAS 2004年第1期69-71,共3页
选用SIMOX(Separation by Implantation of Oxygen)衬底材料,对全耗尽SOI CMOS工艺进行了研究,并发出了N+多晶硅栅全耗尽SOI CMOS器件及电路工艺,获得了性能良好的器件和电路。nMOS和pMOS的驱动电流都比较大,且泄漏电流很小,在工作电压... 选用SIMOX(Separation by Implantation of Oxygen)衬底材料,对全耗尽SOI CMOS工艺进行了研究,并发出了N+多晶硅栅全耗尽SOI CMOS器件及电路工艺,获得了性能良好的器件和电路。nMOS和pMOS的驱动电流都比较大,且泄漏电流很小,在工作电压为3V时,1.2μm101级环振的单级延迟仅为50.5 ps。 展开更多
关键词 SOI SIMOX 耗尽 CMOS
在线阅读 下载PDF
隐埋层中二维效应对全耗尽SOI非对称HALO结构阈值电压的影响
19
作者 许剑 丁磊 +1 位作者 韩郑生 钟传杰 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第3期559-562,共4页
在非对称HALO结构的全耗尽SOI二维阈值电压解析模型的基础上,对阈值电压受隐埋层中二维效应的影响进行了讨论.通过与一维模型的比较,说明在深亚微米SOI MOSFET器件中隐埋层的二维效应会导致器件提前出现短沟道效应.新模型结果与二维数... 在非对称HALO结构的全耗尽SOI二维阈值电压解析模型的基础上,对阈值电压受隐埋层中二维效应的影响进行了讨论.通过与一维模型的比较,说明在深亚微米SOI MOSFET器件中隐埋层的二维效应会导致器件提前出现短沟道效应.新模型结果与二维数值模拟软件MEDICI吻合较好. 展开更多
关键词 阈值电压 二维效应 耗尽SOI HALO结构
在线阅读 下载PDF
硅全耗尽背照式光电二极管的光谱响应
20
作者 董金珠 梁平治 江美玲 《红外与激光工程》 EI CSCD 北大核心 2009年第1期87-90,共4页
建立了一个预测硅全耗尽背照式光电二极管响应率的解析模型。分析了所加反偏压与光谱响应之间的关系,解出了硅全耗尽背照式光电二极管的响应率和器件各参数之间的关系,并根据选定参数值计算出了给定外加偏压下400~1100nm范围的光谱响... 建立了一个预测硅全耗尽背照式光电二极管响应率的解析模型。分析了所加反偏压与光谱响应之间的关系,解出了硅全耗尽背照式光电二极管的响应率和器件各参数之间的关系,并根据选定参数值计算出了给定外加偏压下400~1100nm范围的光谱响应曲线,预测探测器光谱响应峰值在1μm,峰值响应率达到0.72A/W。实测结果表明:器件峰值响应与预测一致,反偏压对响应率的影响与预测相同,即响应率随着反偏压的升高而增大。并且在各种反偏压下的光谱响应曲线形状与预测基本吻合,证明了建立的模型可以正确地预测器件性能。 展开更多
关键词 光谱响应 耗尽 背照式 模型
在线阅读 下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部