一种基于环形振荡器的轻量级高效率的真随机数发生器 被引量：5

1

作者 鲁迎春 梁华国 +5 位作者 王鑫宇 姚亮 倪天明 易茂祥 戚昊琛 黄正峰 《电子测量与仪器学报》 CSCD 北大核心 2021年第3期115-122,共8页

真随机数发生器(TRNG)作为芯片中重要的安全组件,在现代加密系统中扮演着越来越重要的角色。对于TRNG的设计,关键是需要熵提取器可以在恶劣的环境变化(如工艺波动、电压和温度(PVT))下稳定地生成熵值。基于Xilinx FPGA平台提出了一种基... 真随机数发生器(TRNG)作为芯片中重要的安全组件,在现代加密系统中扮演着越来越重要的角色。对于TRNG的设计,关键是需要熵提取器可以在恶劣的环境变化(如工艺波动、电压和温度(PVT))下稳定地生成熵值。基于Xilinx FPGA平台提出了一种基于环形振荡器的低成本,高效率真随机数发生器。TRNG一方面通过快速进位逻辑来提高熵提取的效率,另一方面通过优化电路结构和延迟,在以相对较低的资源开销情况下实现可观的吞吐量和随机性。TRNG分别在多块Xilinx Virtex6 FPGAs和Xilinx Spartan6 FPGAs上进行验证,实验数据测试结果表明,所提出的TRNG能够在广泛的PVT范围内表现出良好的鲁棒性,且生成的随机比特流不仅以相当高P值通过NIST SP800-22统计测试套件,而且可以通过最新的NIST SP800-90B测试。 展开更多

关键词 真随机数发生器 快速进位链逻辑 低成本 高鲁棒性

在线阅读 下载PDF 职称材料

基于优化编码的LFSR重播种测试压缩方案 被引量：4

2

作者 陈田 梁华国 +2 位作者 王伟 易茂祥 黄正峰 《计算机研究与发展》 EI CSCD 北大核心 2012年第2期443-451,共9页

大规模高密度集成电路测试中存在测试数据量大、测试功耗高等问题.提出了一种先通过编码优化测试集,再使用线性反馈移位寄存器(linear feedback shift register,LFSR)重播种的内建自测试方案.该方案通过自动测试模式生成工具得到被测电... 大规模高密度集成电路测试中存在测试数据量大、测试功耗高等问题.提出了一种先通过编码优化测试集,再使用线性反馈移位寄存器(linear feedback shift register,LFSR)重播种的内建自测试方案.该方案通过自动测试模式生成工具得到被测电路的确定测试集,再压缩为种子集存储在片上ROM中.压缩测试集的过程中,首先以降低测试功耗为目标,用少量确定位编码测试集中的部分测试立方,来增强解码后测试模式相邻位之间的一致性;然后以提高压缩率同时降低LFSR级数为目标,将测试立方编码为确定位含量更少的分段相容码(CBC),最后将以CBC编码的测试立方集压缩为LFSR种子集.实验证明所提出的方案在不影响故障覆盖率的前提下大量降低了测试功耗,并且具有更高的测试数据压缩率. 展开更多

关键词 可测性设计 低功耗 测试数据压缩 分段相容码 LFSR重播种

在线阅读 下载PDF 职称材料

抗单粒子翻转的低功耗锁存器设计 被引量：4

3

作者 梁华国 李昕 +1 位作者 王志 黄正峰 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2017年第8期1549-1556,共8页

随着CMOS工艺缩减至纳米尺寸,锁存器对空间辐射环境中高能粒子引起的软错误越发敏感.为缓解软错误对锁存器电路的影响,提出一种基于45 nm CMOS工艺的单粒子翻转自恢复的低功耗锁存器.该锁存器使用3个C单元构成内部互锁的结构,每个C单元... 随着CMOS工艺缩减至纳米尺寸,锁存器对空间辐射环境中高能粒子引起的软错误越发敏感.为缓解软错误对锁存器电路的影响,提出一种基于45 nm CMOS工艺的单粒子翻转自恢复的低功耗锁存器.该锁存器使用3个C单元构成内部互锁的结构,每个C单元的输出节点的状态由另2个C单元的输出节点决定;任意C单元的输出节点发生单粒子翻转后,该锁存器将通过内部互锁的反馈路径将翻转节点恢复正确;在瞬态脉冲消散后没有节点处于高阻态,提出的锁存器适用于采用了时钟门控技术的低功耗电路.大量的SPICE仿真结果表明,与已有的加固锁存器相比,文中提出的锁存器在延时、功耗、面积开销和软错误加固能力上取得了良好的平衡,平均节省57.53%的面积-功耗-延时积开销;详尽的蒙特卡洛仿真实验表明,该锁存器对工艺、供电电压和温度的波动不敏感. 展开更多

关键词 单粒子翻转 软错误 C单元 瞬态故障 自恢复

在线阅读 下载PDF 职称材料

65 nm CMOS工艺的低功耗加固12T存储单元设计 被引量：2

4

作者 黄正峰 李雪健 +5 位作者 鲁迎春 欧阳一鸣 方祥圣 易茂祥 梁华国 倪天明 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2019年第3期504-512,共9页

随着CMOS工艺尺寸的不断缩减,存储单元对高能辐射粒子变得更加敏感,由此产生的软错误和因电荷共享导致的双节点翻转急剧增多.为了提高存储单元的可靠性,提出一种由4个PMOS晶体管和8个NMOS晶体管组成的抗辐射加固12T存储单元,并由NMOS晶... 随着CMOS工艺尺寸的不断缩减,存储单元对高能辐射粒子变得更加敏感,由此产生的软错误和因电荷共享导致的双节点翻转急剧增多.为了提高存储单元的可靠性,提出一种由4个PMOS晶体管和8个NMOS晶体管组成的抗辐射加固12T存储单元,并由NMOS晶体管中的N_1和N_2以及N_3和N_4构成了堆叠结构来降低存储单元的功耗;其基于物理翻转机制避免了存储节点产生负向的瞬态脉冲,在存储节点之间引入的负反馈机制,有效地阻碍了存储单元的翻转.大量的HSPICE仿真结果表明,所提出的存储单元不仅能够完全容忍敏感节点的翻转,还能够部分容忍电荷共享引起的敏感节点对翻转;与已有的存储单元相比,所提出的存储单元的功耗、面积开销、读/写时间平均减小了18.28%, 13.18%, 5.76%和22.68%,并且噪声容限的值较大;结果表明该存储单元在面积开销、存取时间、功耗和稳定性方面取得了很好的折中. 展开更多

关键词 抗辐射加固设计 软错误 单粒子翻转 存取可靠性 存储单元

在线阅读 下载PDF 职称材料

3D NoC中基于分组共享的TSV混合容错方法 被引量：1

5

作者 欧阳一鸣 陈奇 +3 位作者 黄正峰 梁华国 杜高明 李建华 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2017年第11期2123-2132,共10页

冗余和串行化是解决硅通孔(TSV)的故障问题的2种主要方法,仅使用其中一种方法会面临资源浪费和容错效率低等问题.为此,提出一种3D NoC中基于分组共享的TSV混合容错方法.首先将TSV分成4组,并且每2组为一个相邻组,相邻组内实现TSV分组共享... 冗余和串行化是解决硅通孔(TSV)的故障问题的2种主要方法,仅使用其中一种方法会面临资源浪费和容错效率低等问题.为此,提出一种3D NoC中基于分组共享的TSV混合容错方法.首先将TSV分成4组,并且每2组为一个相邻组,相邻组内实现TSV分组共享;然后基于分组共享,充分考虑资源的合理配置,高效利用资源设计一种新型的TSV冗余和串行化架构;最后根据TSV故障程度的不同自适应地选择冗余机制或者串行化机制,实现TSV的混合容错.实验结果表明,与单纯地使用冗余机制和串行化机制相比,该方法在性能提升上更明显. 展开更多

关键词 3DNoC 分组共享 容错 硅通孔

在线阅读 下载PDF 职称材料

32 nm CMOS工艺的单粒子多点翻转加固锁存器设计 被引量：1

6

作者 黄正峰 曹迪 +6 位作者 崔建国 鲁迎春 欧阳一鸣 戚昊琛 徐奇 梁华国 倪天明 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2021年第3期346-355,共10页

随着集成电路工艺不断改进,电荷共享效应诱发的单粒子多点翻转已经成为影响芯片可靠性的重要因素.为此提出一种有效容忍单粒子多点翻转的加固锁存器:低功耗多点翻转加固锁存器(low power multiple node upset hardened latch,LPMNUHL).... 随着集成电路工艺不断改进,电荷共享效应诱发的单粒子多点翻转已经成为影响芯片可靠性的重要因素.为此提出一种有效容忍单粒子多点翻转的加固锁存器:低功耗多点翻转加固锁存器(low power multiple node upset hardened latch,LPMNUHL).该锁存器基于单点翻转自恢复的双联互锁存储单元(dual interlocked storage cell,DICE),构建三模冗余容错机制,输出端级联“三中取二”表决器,可以有效地容忍单粒子多点翻转,表决输出正确逻辑值,不会出现高阻态,可以有效地屏蔽电路内部节点的软错误.该锁存器能够100%容忍三点翻转,四点翻转的容忍率高达90.30%.通过运用高速传输路径、时钟选通技术和钟控表决器,该锁存器有效地降低了功耗.32 nm工艺下SPICE仿真表明,与加固性能最好的三点翻转加固锁存器综合比较,LPMNUHL的延迟平均降低了40.16%,功耗平均降低了44.96%,功耗延迟积平均降低了65.40%,面积平均降低了34.60%,并且对电压/温度波动不敏感. 展开更多

关键词 抗辐射加固设计 单粒子三点翻转 单粒子四点翻转 软错误

在线阅读 下载PDF 职称材料

32 nm CMOS工艺单粒子三点翻转自恢复锁存器设计 被引量：1

7

作者 黄正峰 郭阳 +6 位作者 潘尚杰 鲁迎春 梁华国 戚昊琛 欧阳一鸣 倪天明 徐奇 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2020年第12期2013-2020,共8页

纳米尺度CMOS工艺的电荷共享效应日益显著,粒子入射导致电路内部多个节点同时翻转的概率急剧升高.为了提高时序单元的可靠性,提出了一种三点翻转(triple node upsets,TNUs)自恢复的加固锁存器结构,利用双输入反相器的阻塞能力,将24个双... 纳米尺度CMOS工艺的电荷共享效应日益显著,粒子入射导致电路内部多个节点同时翻转的概率急剧升高.为了提高时序单元的可靠性,提出了一种三点翻转(triple node upsets,TNUs)自恢复的加固锁存器结构,利用双输入反相器的阻塞能力,将24个双输入反相器级联成6级,经反馈将发生翻转的节点恢复正确;内部采用不对称的连线方式,有效地消除了共模故障,优化了双输入反相器内部NMOS/PMOS的驱动能力,消除了节点逻辑值翻转造成的亚稳态.采用Hspice进行实验表明,相比已有容忍TNUs的4种加固锁存器,仅有所提结构和TNURL可以从TNUs中自行恢复,其他3种加固锁存器均无法从TNUs中自行恢复,而且会在输出端产生高阻态;和TNURL结构相比,所提结构的功耗减小了35.3%,延迟减小了48.3%,功耗延迟积(power delay product,PDP)减少了67.6%. 展开更多

关键词 单粒子翻转 抗辐射加固设计 双输入反相器 翻转自恢复

在线阅读 下载PDF 职称材料

低功耗容软错误的65 nm CMOS 12管SRAM单元 被引量：1

8

作者 黄正峰 吴明 +6 位作者 国欣祯 戚昊琛 易茂祥 梁华国 倪天明 欧阳一鸣 鲁迎春 《微电子学》 CAS 北大核心 2019年第6期765-771,共7页

提出了一种具有软错误自恢复能力的12管SRAM单元。该单元省去了专用的存取管,具有高鲁棒性、低功耗的优点。在65 nm CMOS工艺下,该结构能够完全容忍单点翻转,容忍双点翻转的比例是64.29%,与DICE加固单元相比,双点翻转率降低了30.96%。与... 提出了一种具有软错误自恢复能力的12管SRAM单元。该单元省去了专用的存取管,具有高鲁棒性、低功耗的优点。在65 nm CMOS工艺下,该结构能够完全容忍单点翻转,容忍双点翻转的比例是64.29%,与DICE加固单元相比,双点翻转率降低了30.96%。与DICE、Quatro等相关SRAM加固单元相比,该SRAM单元的读操作电流平均下降了77.91%,动态功耗平均下降了60.21%,静态电流平均下降了44.60%,亚阈值泄漏电流平均下降了27.49%,适用于低功耗场合。 展开更多

关键词 抗辐射加固设计 单粒子效应 软错误鲁棒性 双点翻转

在线阅读 下载PDF 职称材料

NoC中基于路径多样性的交叉开关细粒度容错设计

9

作者 欧阳一鸣 笪健 +3 位作者 李建华 梁华国 黄正峰 杜高明 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2017年第1期180-188,210,共10页

在片上网络中,交叉开关是路由器的重要组成部分,当其出现故障会导致数据无法传到下一跳,易造成资源浪费,影响整个网络的性能.对此,通过详细考虑交叉开关中数据分配器、内部链路以及数据选择器的故障情况,充分利用交叉开关的可用资源,提... 在片上网络中,交叉开关是路由器的重要组成部分,当其出现故障会导致数据无法传到下一跳,易造成资源浪费,影响整个网络的性能.对此,通过详细考虑交叉开关中数据分配器、内部链路以及数据选择器的故障情况,充分利用交叉开关的可用资源,提出交叉开关细粒度容错设计方案,实现容错路径的多样性.当数据到达数据分配器时,查看故障信息表,若存在故障则顺序选择一个无故障的数据分配器传输数据;当数据经过数据分配器传至内部链路时,若存在链路故障,同样查找故障信息表快速选择合适的容错链路进行传输;最后数据到达数据选择器,若此时数据选择器出现故障,数据则经过额外的数据选择器到达输出端口.实验结果表明,故障率逐渐增大的时候,该方案比已有方法平均延时降低了6%~36%,吞吐率提高了6.7%~27.7%,且容错效果不会随着故障率增大而显著下降. 展开更多

关键词 片上网络 交叉开关 路径多样性 细粒度 容错

在线阅读 下载PDF 职称材料

基于三维线性反馈移位寄存器的三维堆叠集成电路可重构测试方案

10

作者 陈田 鲁建勇 +2 位作者 刘军 梁华国 鲁迎春 《计算机应用》 CSCD 北大核心 2023年第3期949-955,共7页

三维堆叠集成电路(3D SIC)结构复杂,相较于二维集成电路(2D IC),设计有效的测试结构以降低测试成本更加困难。为降低3D SIC的测试成本,提出一种基于线性反馈移位寄存器(LFSR)的能够有效适应3D SIC不同测试阶段的三维LFSR(3D-LFSR)测试... 三维堆叠集成电路(3D SIC)结构复杂,相较于二维集成电路(2D IC),设计有效的测试结构以降低测试成本更加困难。为降低3D SIC的测试成本,提出一种基于线性反馈移位寄存器(LFSR)的能够有效适应3D SIC不同测试阶段的三维LFSR(3D-LFSR)测试结构。3D-LFSR结构能够在堆叠前独立进行测试;在堆叠后,复用堆叠前的测试结构,并重构为一个适合当前待测电路的测试结构,且重构后的测试结构能进一步降低测试成本。基于3D-LFSR结构,设计了测试数据处理方法和测试流程,并采用混合测试模式以降低测试时间。实验结果表明,相较于双LFSR结构,3D-LFSR结构的平均功耗降低了40.19%,平均面积开销降低了21.31%,测试数据压缩率提升了5.22个百分点;相较于串行测试模式,采用混合测试模式的平均测试时间减少了20.49%。 展开更多

关键词 三维堆叠集成电路 线性反馈移位寄存器 可测试性设计 可重构测试 测试成本

在线阅读 下载PDF 职称材料

基于双模互锁的抗三节点翻转锁存器设计

11

作者 徐辉 孙聪 +3 位作者 周乐 梁华国 黄正峰 李丹青 《半导体技术》 CAS 北大核心 2021年第10期759-764,794,共7页

随着半导体工艺的发展,集成电路对单粒子效应所引起的软错误更加敏感。为了减弱或消除软错误对集成电路的影响,提出了一种基于32 nm CMOS工艺的抗三节点翻转(TNU)锁存器。该锁存器通过两个互锁的单节点翻转自恢复单元与C单元相连来抗TN... 随着半导体工艺的发展,集成电路对单粒子效应所引起的软错误更加敏感。为了减弱或消除软错误对集成电路的影响,提出了一种基于32 nm CMOS工艺的抗三节点翻转(TNU)锁存器。该锁存器通过两个互锁的单节点翻转自恢复单元与C单元相连来抗TNU。此外,由于使用时钟门控技术、快速传输路径以及较少的晶体管,使该锁存器的功耗和延迟较低。HSPICE仿真结果表明该锁存器能够抗TNU,与其他先进的辐射加固锁存器相比,该锁存器在减少晶体管数量约34%的情况下,其功耗和延迟分别降低了约58%和21%,而功耗延迟积降低了约68%,并且对工艺、电压和温度(PVT)的波动具有低灵敏度。 展开更多

关键词 软错误 三节点翻转(TNU) 锁存器 时钟门控 快速传输路径

在线阅读 下载PDF 职称材料

一种基于FPGA的Latch结构真随机数发生器 被引量：4

12

作者 王浩宇 梁华国 +3 位作者 徐秀敏 蒋翠云 易茂祥 黄正峰 《微电子学》 CAS CSCD 北大核心 2018年第5期635-641,共7页

提出一种基于FPGA的高熵真随机数发生器,采用非传统锁存器结构,并结合改进的随机数采集方法来获取真随机数。相对于FPGA上广泛采用的真随机数发生器,该高熵真随机数发生器具有较低的资源消耗。与参考方法相比,改进的随机数采集方法有效... 提出一种基于FPGA的高熵真随机数发生器,采用非传统锁存器结构,并结合改进的随机数采集方法来获取真随机数。相对于FPGA上广泛采用的真随机数发生器,该高熵真随机数发生器具有较低的资源消耗。与参考方法相比,改进的随机数采集方法有效提升了数据产生速率。实验结果表明,该真随机数发生器对于温度(20℃～80℃)和电压(0.9～1.1V)的变化具有较高的鲁棒性,所产生的真随机数均能通过NIST随机性测试。在正常工作条件下,随机数产生速率为14.2Mbit/s。 展开更多

关键词 真随机数发生器 锁存器 FPGA 亚稳态

在线阅读 下载PDF 职称材料

一种适用于PUF可靠性提升的微弱延时测试方案 被引量：3

13

作者 江悦 梁华国 +5 位作者 应健锋 周凯 马高亮 蒋翠云 鲁迎春 黄正峰 《微电子学》 CAS 北大核心 2020年第2期291-296,共6页

受环境变化和老化的影响,物理不可克隆函数(PUF)会呈现输出不可靠的问题,这会降低它们在识别和认证应用中的接受度。改善PUF可靠性的现有方法包括更好的结构设计、后处理误差校正、不匹配选择等,但这些方法在测试时间和设计开销方面成... 受环境变化和老化的影响,物理不可克隆函数(PUF)会呈现输出不可靠的问题,这会降低它们在识别和认证应用中的接受度。改善PUF可靠性的现有方法包括更好的结构设计、后处理误差校正、不匹配选择等,但这些方法在测试时间和设计开销方面成本较高。因此,提出了一种针对PUF映射单元的稳定性测试方案。基于量化竞争路径延时差异的测试策略,通过识别和筛选掉使PUF结果不稳定的映射单元,选择性映射到合适的片(Slice)上,在SRAM型FPGA上实现了一个低资源开销、高可靠性的SR-Latch PUF。实验结果表明,PUF单元被紧凑地映射进一个Slice,其资源开销较小。当温度变化为20℃~80℃、电压波动为0.8~1.2 V时,在三个FPGA平台进行多次重复测试,没有检测到不可靠的PUF位,可靠性达到100%。 展开更多

关键词 物理不可克隆函数 可靠性 现场可编程门阵列 硬件安全

在线阅读 下载PDF 职称材料

考虑预采样的时序错误检测与自恢复方法 被引量：2

14

作者 郑旭光 梁华国 +3 位作者 易茂祥 蒋翠云 范磊 欧阳一鸣 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2017年第7期1365-1371,共7页

集成电路老化效应会导致组合电路关键路径时延增加,不满足电路时序约束条件,从而引起时序错误,使得电路功能失效.为此,提出一种基于预采样的时序错误检测与自恢复方法,并设计了一个检测与纠错结构.首先利用系统本身时钟在时钟有效沿前... 集成电路老化效应会导致组合电路关键路径时延增加,不满足电路时序约束条件,从而引起时序错误,使得电路功能失效.为此,提出一种基于预采样的时序错误检测与自恢复方法,并设计了一个检测与纠错结构.首先利用系统本身时钟在时钟有效沿前后构建一个预采样区间和一个检测区间;然后在预采样区间内提前捕获输入信号;最后在检测区间内进行时序错误检测,如果检测电路发出报警信号,电路将会进行自纠错.仿真结果表明,相比于其他的检测结构,该结构在检测速度上平均提高了3.6倍;同时不需要调整时序,电路就可以实现自纠错与自恢复,且不会降低电路的工作性能. 展开更多

关键词 电路老化 时序错误 预采样 时序检测与纠错

在线阅读 下载PDF 职称材料

一种基于近似压缩器的低功耗近似乘法器 被引量：2

15

作者 方宝 梁华国 +5 位作者 盛勇侠 蒋翠云 易茂祥 黄正峰 鲁迎春 徐辉 《微电子学》 CAS 北大核心 2021年第5期678-684,共7页

随着物联网的快速发展,智能终端设备在硬件资源和供电上受到较强限制,迫切需要低功耗的新型运算单元。针对运算单元功耗高的问题,提出了一种基于近似压缩器的低功耗近似乘法器,用于图像处理、深度学习等可容错应用领域。实验结果表明,... 随着物联网的快速发展,智能终端设备在硬件资源和供电上受到较强限制,迫切需要低功耗的新型运算单元。针对运算单元功耗高的问题,提出了一种基于近似压缩器的低功耗近似乘法器,用于图像处理、深度学习等可容错应用领域。实验结果表明,相比于现有近似乘法器,该近似乘法器降低了30.70%的功耗和26.50%的延迟,节省了30.23%的芯片面积,在功耗延迟积(PDP)和能量延迟积(EDP)方面均优化了43%以上。在计算精度方面同样具有一定优势。最后,在图像滤波应用中验证了该近似乘法器的有效性。 展开更多

关键词 近似计算 物联网 低功耗 乘法器

在线阅读 下载PDF 职称材料

基于工控机的负压控制系统设计与实现 被引量：5

16

作者 黄安全 梁华国 胡必君 《合肥工业大学学报（自然科学版）》 CAS 北大核心 2018年第8期1035-1040,共6页

氧气监控器作为机载供氧系统的关键设备,其稳定性与可靠性非常重要,需要在其投入使用前进行严格的测试。目前氧气监控器的主要测试方法是手动测试,由于该方法存在着效率低、精度差等缺点,文章设计了一种能够为氧气监控器自动化测试提供... 氧气监控器作为机载供氧系统的关键设备,其稳定性与可靠性非常重要,需要在其投入使用前进行严格的测试。目前氧气监控器的主要测试方法是手动测试,由于该方法存在着效率低、精度差等缺点,文章设计了一种能够为氧气监控器自动化测试提供模拟高空环境的负压控制系统,介绍了负压控制系统的结构,分析了以脉冲宽度调制(pulse width modulation,PWM)技术控制高速开关阀的方式进行负压控制的原理。并以嵌入式工控机作为控制系统核心,设计了一种能够准确快速模拟负压环境的负压舱、高速开关阀驱动电路、电源电路等。实验结果表明,该负压控制系统具有精确、高效、可靠、自动化等特性,能满足氧气监控器的测试要求。 展开更多

关键词 工控机 脉冲宽度调制 负压控制系统 氧气监控器 高速开关阀

在线阅读 下载PDF 职称材料

联合mRMR算法和BP神经网络的集成电路测试方法 被引量：6

17

作者 侯旺超 梁华国 +2 位作者 宋钛 万金磊 蒋翠云 《微电子学》 CAS 北大核心 2021年第5期766-772,共7页

集成电路规模的急剧增大显著加了测试成本。针对集成电路测试成本过高的问题,提出了一种适应性测试方法。将最小冗余最大相关算法与BP神经网络相结合。首先通过最小冗余最大相关算法选择重要的测试项,仅测试重要的测试项并组成特征集合... 集成电路规模的急剧增大显著加了测试成本。针对集成电路测试成本过高的问题,提出了一种适应性测试方法。将最小冗余最大相关算法与BP神经网络相结合。首先通过最小冗余最大相关算法选择重要的测试项,仅测试重要的测试项并组成特征集合,然后使用BP神经网络模型预测测试结果。实验结果表明,相较于传统测试方法,该方法以牺牲0.1%的测试逃逸率为代价,降低了45%以上的测试成本。与其他适应性测试方法相比,该方法的测试逃逸降低91%以上,可以在测试成本和测试质量之间选择最优解。 展开更多

关键词 集成电路 适应性测试 BP神经网络 最小冗余最大相关算法

在线阅读 下载PDF 职称材料

基于FPGA的微处理器SET敏感性评估方法 被引量：1

18

作者 孙骏 梁华国 +2 位作者 姚瑶 黄正峰 徐秀敏 《合肥工业大学学报（自然科学版）》 CAS 北大核心 2019年第11期1509-1514,1568,共7页

为了快速准确地的评估微处理器单粒子瞬态(single event transient,SET)软错误敏感性,文章提出了一种改进的基于现场可编程门阵列(field programmable gate array,FPGA)故障注入的软错误敏感性评估方法。该方法通过分析微处理器门级网... 为了快速准确地的评估微处理器单粒子瞬态(single event transient,SET)软错误敏感性,文章提出了一种改进的基于现场可编程门阵列(field programmable gate array,FPGA)故障注入的软错误敏感性评估方法。该方法通过分析微处理器门级网表和时序文件,提取SET故障注入位置和传输延时信息,使用扫描链实现SET故障脉冲的注入,同时考虑了时窗屏蔽效应、逻辑屏蔽效应和电气屏蔽效应对SET故障脉冲传播的影响;并使用该方法对PIC16F54微处理器进行了故障注入。实验结果表明,基于该方法进行故障注入及软错误敏感性评估所需的时间比Isim软件仿真方法提高了约4个数量级。 展开更多

关键词 单粒子瞬态(SET) 现场可编程门阵列(FPGA) 微处理器 故障注入 敏感性评估

在线阅读 下载PDF 职称材料

3D-IC中基于时分复用的TSV蜂窝容错设计 被引量：2

19

作者 杨兆 梁华国 +3 位作者 束月 左小寒 倪天明 黄正峰 《微电子学》 CAS 北大核心 2020年第3期349-356,共8页

三维芯片(3D-IC)通过硅通孔(TSV)技术来实现电路的垂直互连,延续了摩尔定律,但在制造、绑定等过程中,TSV容易引入各类缺陷。添加冗余TSV是解决该问题的有效方法之一,但TSV面积开销大、制造成本高。提出一种基于时分复用(TDMA)的TSV蜂窝... 三维芯片(3D-IC)通过硅通孔(TSV)技术来实现电路的垂直互连,延续了摩尔定律,但在制造、绑定等过程中,TSV容易引入各类缺陷。添加冗余TSV是解决该问题的有效方法之一,但TSV面积开销大、制造成本高。提出一种基于时分复用(TDMA)的TSV蜂窝结构容错设计方案,它基于时间对信号TSV进行复用。实验结果表明,与一维链式TDMA结构相比,蜂窝TDMA结构提高了30%的故障覆盖率,并且故障覆盖率随着蜂窝阵列的扩展持续提升。在64TSV阵列中,与一维TDMA结构相比,蜂窝拓扑结构的面积开销降低了10.4%。 展开更多

关键词 三维芯片 硅通孔 容错设计 时分复用 蜂窝结构

在线阅读 下载PDF 职称材料

基于SM2密码体系的信息安全平台的建设与开发

20

作者 梁华国 李亚丽 《信息与电脑》 2017年第20期31-33,共3页

笔者提出了基于SM2密码体系的信息安全平台的建设与开发方案,并对SM2算法在信息安全平台使用过程中存在的问题进行了分析,提出在信息安全平台中通过利用组件技术来研制一种安全加密通道,以此实现信息安全平台对SM2算法的支持,并通过对... 笔者提出了基于SM2密码体系的信息安全平台的建设与开发方案,并对SM2算法在信息安全平台使用过程中存在的问题进行了分析,提出在信息安全平台中通过利用组件技术来研制一种安全加密通道,以此实现信息安全平台对SM2算法的支持,并通过对信息安全平台集成整合后的功能进行测试,实现了对信息安全平台中的前后台、授权管理、审计及用户管理等相关功能的集成管理与控制。 展开更多

关键词 SM2密码体系 信息安全平台 组件技术

在线阅读 下载PDF 职称材料