-
题名基于位平面的LSB图像隐藏算法分析及改进
被引量：11
- 1
-
-
作者
靳战鹏
沈绪榜
-
机构
西北工业大学计算机学院
-
出处
《计算机应用》
CSCD
北大核心
2005年第11期2541-2543,共3页
-
文摘
介绍图像信息隐藏技术中基于空间域方法中位平面的思想,分析了传统的最低有效位(LSB)隐藏算法以及在此基础上改进的奇偶标识位隐藏算法,提出了一种失真度更低、安全性更高的新隐藏方法———索引数据链隐藏算法。实验证明,采用该方法对载体数据的改变量要少于常规方法,可以有效地提高隐藏信息的安全性。
-
关键词
位平面
最低有效位
奇偶标识位
索引数据链
-
Keywords
bit-plane
LSB（ Least Significant Bit）
parity identifier
index data chain
-
分类号
TP391.41
[自动化与计算机技术—计算机应用技术]
TP309.7
[自动化与计算机技术—计算机系统结构]
-
-
题名并行前缀加法器的研究与实现
被引量：6
- 2
-
-
作者
靳战鹏
沈绪榜
罗旻
-
机构
西北工业大学计算机学院
-
出处
《微电子学与计算机》
CSCD
北大核心
2005年第12期92-95,共4页
-
基金
国防"十五"预研课题(41308010108)
西北工业大学研究生创业种子基金(Z20040050)
-
文摘
随着微处理器运算速度的大幅度提高,对快速加法器的需求也越来越高。当VLSI工艺进入深亚微米阶段的时候,很多情况下,无论是在面积还是在时序上连线都起着决定性的作用。文章基于不同的CMOS工艺,针对三种不同结构的并行前缀加法器,在不同数据宽度的情况下进行性能比较,根据深亚微米下金属互连线对加法器性能的影响,挑选出适合深亚微米工艺的加法器结构。
-
关键词
并行前缀加法器
KS结构
LF结构
BK结构
-
Keywords
Parallel prefix adder, KS adder, LF adder, BK adder
-
分类号
TP39
[自动化与计算机技术—计算机应用技术]
-
-
题名一种64位浮点乘加器的设计与实现
被引量：3
- 3
-
-
作者
靳战鹏
白永强
沈绪榜
-
机构
西北工业大学计算机学院
-
出处
《计算机工程与应用》
CSCD
北大核心
2006年第18期95-98,共4页
-
基金
西北工业大学"研究生创业种子基金"资助项目(编号:Z20040050)
-
文摘
乘加操作是许多科学与工程应用中的基本操作,特别是在图形加速器和DSP等应用领域,浮点乘加器有着广泛的应用。论文针对PowerPC603e微处理器系统,基于SMIC0.25μm1P5MCMOS工艺,采用正向全定制的电路及版图设计方法,设计实现了一个综合使用改进Booth算法、平衡的4-2压缩器构成的Wallace树形结构、先行进位加法器的支持IEEE-754标准的64bit浮点乘加器。
-
关键词
改进Booth2算法
浮点乘加器
WALLACE树
全定制
-
Keywords
improved Booth algorithm, multiply-add, Wallace tree ,full-custom design
-
分类号
TP312
[自动化与计算机技术—计算机软件与理论]
-
-
题名一种改进的浮点乘加器结构的延时分析
- 4
-
-
作者
靳战鹏
沈绪榜
田芳芳
-
机构
西北工业大学计算机学院
-
出处
《计算机应用研究》
CSCD
北大核心
2006年第6期85-87,120,共4页
-
基金
国防"十五"预研课题资助项目(41308010108)
西北工业大学研究生创业种子基金资助项目(Z20040050)
-
文摘
针对一种改进的浮点乘加器结构,对关键路径的延时进行定量的估算,并将其与传统乘加器结构的延时进行比较。
-
关键词
浮点乘加器
关键路径
前导零
延时
-
Keywords
Floating-point Fused Multiply-add
Critical Path
Leading-zero
Latency
-
分类号
TP39
[自动化与计算机技术—计算机应用技术]
-
-
题名一种高阶除法器的设计与实现
被引量：4
- 5
-
-
作者
白永强
沈绪榜
罗旻
靳战鹏
-
机构
西北工业大学航空微电子中心
-
出处
《微电子学与计算机》
CSCD
北大核心
2006年第1期64-66,70,共4页
-
基金
国防"十五"预研课题(41308010108)
西北工业大学研究生创业种子基金资助(Z20040050)
-
文摘
文章利用业界通用的FPSPEC92、FPSPEC95、LINPACK、WHETSTONE、FLOPS等浮点基准测试程序,基于阻塞步长对浮点处理性能进行分析。通过大量实验,得出浮点除法最佳执行周期为8～12拍。据此,为“龙腾R1”处理器设计了执行周期为11拍的基-256浮点除法器,并在SMIC0.18ΜM工艺下实现,恶劣环境下其运行速度为233MHZ,面积约为0.174MM2。
-
关键词
浮点基准测试程序
阻塞步长
性能分析
高阶
浮点除法器
-
Keywords
Floating-point SPEC ,Interlock distance,Performance analyze,Very-high radix, Floating-point divider
-
分类号
TP39
[自动化与计算机技术—计算机应用技术]
-
-
题名一种基于功能覆盖率的验证环境的构建方法
被引量：3
- 6
-
-
作者
迟志刚
高德远
樊晓桠
靳战鹏
-
机构
西北工业大学航空微电子中心
-
出处
《计算机工程与应用》
CSCD
北大核心
2006年第5期88-90,96,共4页
-
基金
国家部委预研资助项目
-
文摘
首先介绍了功能覆盖率和层次化Testbench,然后将两者结合起来介绍了一种基于功能覆盖率的验证环境的构建方法。论文结合作者设计的“龙腾R2”总线接口单元的验证平台,对这一方法作了详细的介绍。通过与“龙腾R1”总线接口单元的验证方法比较显示,笔者搭建的验证平台的验证时间缩短25%。
-
关键词
功能点
功能覆盖率
验证环境
Testbench
总线接口
-
Keywords
functional point, functional coverage, verification environment, testbench, bus interface
-
分类号
TP302
[自动化与计算机技术—计算机系统结构]
-
-
题名一种基于流水线的指令CACHE优化设计
被引量：3
- 7
-
-
作者
田芳芳
樊晓桠
靖朝鹏
靳战鹏
-
机构
西北工业大学航空微电子中心
-
出处
《微电子学与计算机》
CSCD
北大核心
2006年第1期93-96,共4页
-
基金
国防"十五"预研基金资助(41308010108)
-
文摘
在现代微处理器的设计中,CACHE是整个微处理器性能的决定性因素。本文详细介绍了32位RISC微处理器“龙腾”R2中指令CACHE的体系结构,着重研究了其设计和实现问题。为了提高性能,采用了预取技术和流水线技术来优化设计,仿真结果表明得到了预期的效果。
-
关键词
指令CACHE
流水线
存储子系统
-
Keywords
Instruction cache, Pipeline, Prefetch, Memory subsystem
-
分类号
TP39
[自动化与计算机技术—计算机应用技术]
-
