-
题名隔离驱动芯片高速编解码电路设计
- 1
-
-
作者
熊张良
陈苏婷
宣志斌
赵庭晨
刘甲俊
傅僈喃
-
机构
南京信息工程大学电子与信息工程学院
中国电子科技集团公司第五十八研究所
-
出处
《电子科技》
2025年第2期84-92,共9页
-
基金
国家自然科学基金(62272234)。
-
文摘
文中利用层叠式微型片上变压器的隔离传输方式设计了一种应用于隔离驱动电路的数字隔离器编解码方案。针对现有隔离器主流编解码方案中射频调制功耗过高和脉冲调制速率限制及可靠性问题,文中采用单双脉冲编解码技术降低功耗并优化编解码方式。相较于传统单双脉冲解码方式,将解码电路中采样脉冲信号改为边沿触发信号可提高可靠性,信号传输速率提升近两倍,降低了延时时间,并可结合刷新计时电路和看门狗电路实现数字隔离器的可靠传输。实验结果表明,在新设计下,数字信号可实现DC~90 Mbit·s^(-1)的隔离传输,编解码整体静态功耗为0.574 mA,动态功耗为0.257 mA·(Mbit·s^(-1))^(-1),延时时间小于18 ns,脉宽失真小于2 ns。
-
关键词
片上变压器
数字隔离器
编解码
脉冲调制
高速率
低延时
高可靠性
低功耗
-
Keywords
on chip transformer
digital isolator
encoding and decoding
pulse modulation
high speed
low latency
high reliability
low power consumption
-
分类号
TN432
[电子电信—微电子学与固体电子学]
-
-
题名应用于数字隔离器高速低功耗编解码技术
被引量：1
- 2
-
-
作者
熊张良
陈苏婷
宣志斌
赵庭晨
-
机构
南京信息工程大学电子与信息工程学院
中国电子科技集团公司第五十八研究所
-
出处
《电子设计工程》
2024年第16期27-32,38,共7页
-
基金
国家自然科学基金资助项目(62272234)。
-
文摘
基于一种三层片上变压器隔离传输方式,设计了一款全新的应用于数字隔离器的编解码技术,采用脉冲信号调制技术方法将上升沿调制成一个正脉冲和一个负脉冲,下降沿调制成一个单正脉冲,解码侧分为两路信号,分别接收同名端和异名端信号,两路信号反相且对地差分,结合抗干扰电路排除对地干扰脉冲后滤除负脉冲,通过双D触发器还原信号,结合仿真数据得出编解码电路静态电流分别降至435 pA和398 pA,动态功耗最高为817μA,脉宽失真小于1 ns,延时小于10 ns,最高可达200 Mb/s的数据传输速率。
-
关键词
片上变压器
数字隔离器
高速率
低功耗
低延时
-
Keywords
on chip transformer
digital isolator
high⁃speed rate
low⁃power consumption
low⁃latency
-
分类号
TN432
[电子电信—微电子学与固体电子学]
-
