期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到5篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种基于与非锥簇架构FPGA输入交叉互连设计优化方法 被引量：2
1
作者 黄志洪 李威 +4 位作者 杨立群 江政泓 魏星 林郁 杨海钢 《电子与信息学报》 EI CSCD 北大核心 2016年第9期2397-2404,共8页
该文针对与非锥(And-Inverter Cone,AIC)簇架构FPGA开发中面临的簇面积过大的瓶颈问题,对其输入交叉互连设计优化进行深入研究,在评估优化流程层次,首次创新性提出装箱网表统计法对AIC簇输入和反馈资源占用情况进行分析,为设计及优化输... 该文针对与非锥(And-Inverter Cone,AIC)簇架构FPGA开发中面临的簇面积过大的瓶颈问题,对其输入交叉互连设计优化进行深入研究,在评估优化流程层次,首次创新性提出装箱网表统计法对AIC簇输入和反馈资源占用情况进行分析,为设计及优化输入交叉互连结构提供指导,以更高效获得优化参数。针对输入交叉互连模块,在结构参数设计层次,首次提出将引脚输入和输出反馈连通率分离独立设计,并通过大量的实验,获得最优连通率组合。在电路设计实现层次,有效利用AIC逻辑锥电路结构特点,首次提出双相输入交叉互连电路实现。相比于已有的AIC簇结构,通过该文提出的优化方法所得的AIC簇自身面积可减小21.21%,面积制约问题得到了明显改善。在实现MCNC和VTR应用电路集时,与Altera公司的FPGA芯片Stratix IV(LUT架构)相比,采用具有该文所设计的输入交叉互连结构的AIC架构FPGA,平均面积延时积分别减小了48.49%和26.29%;与传统AIC架构FPGA相比,平均面积延时积分别减小了28.48%和28.37%,显著提升了FPGA的整体性能。 展开更多
关键词 与非锥(AIC) AIC簇 装箱网表统计法 连通率 分类独立设计 双相输入交叉互连
在线阅读 下载PDF
面向AIC结构的FPGA映射工具 被引量：4
2
作者 江政泓 林郁 +2 位作者 黄志洪 杨立群 杨海钢 《电子与信息学报》 EI CSCD 北大核心 2015年第7期1769-1773,共5页
探索新的现场可编程门阵列（FPGA）逻辑单元结构一直是FPGA结构研究的重点方向,与非逻辑锥（AIC）作为一种新的逻辑结构成为FPGA新结构的希望。然而实现高效且灵活的映射工具同样是研究FPGA新结构中的重点环节。该文实现了一个面向AIC... 探索新的现场可编程门阵列（FPGA）逻辑单元结构一直是FPGA结构研究的重点方向,与非逻辑锥（AIC）作为一种新的逻辑结构成为FPGA新结构的希望。然而实现高效且灵活的映射工具同样是研究FPGA新结构中的重点环节。该文实现了一个面向AIC结构的FPGA映射工具,与当前映射工具相比,具有更高的灵活性,能够支持AIC结构参数的调节,辅助支持进行AIC单元结构的探索改进。同时,该文提出的AIC映射工具与原工具相比,面积指标提高了33%~36%。 展开更多
关键词 现场可编程门阵列 与非逻辑锥 映射
在线阅读 下载PDF
基于与非锥的新型FPGA逻辑簇互连结构研究
3
作者 黄志洪 杨海钢 +3 位作者 杨立群 李威 江政泓 林郁 《电子与信息学报》 EI CSCD 北大核心 2015年第12期3030-3040,共11页
该文针对新型FPGA可编程逻辑单元与非锥(And-Inverter Cone,AIC)的结构特性,提出一系列方案以得到优化的逻辑簇互连结构,包括:移除输出级交叉矩阵,单级反相交叉矩阵,低负载电路优化,将反馈和输出选择功能分开,限制AIC输出级数的基础上... 该文针对新型FPGA可编程逻辑单元与非锥(And-Inverter Cone,AIC)的结构特性,提出一系列方案以得到优化的逻辑簇互连结构,包括:移除输出级交叉矩阵,单级反相交叉矩阵,低负载电路优化,将反馈和输出选择功能分开,限制AIC输出级数的基础上移除中间级交叉矩阵,与LUT架构进行混合等。通过大量的实验,得出针对面积延时积最优的AIC簇互连结构,与Altera公司的FPGA芯片Stratix-IV结构相比,该结构逻辑功能簇本身面积减小9.06%,MCNC应用电路集在基于优化的AIC FPGA架构上实现的平均面积延时积减小40.82%,VTR应用电路集平均面积延时积减小17.38%;与原有的AIC结构相比,簇面积减小23.16%,MCNC应用电路集平均面积延时减小27.15%,VTR应用电路集平均面积延时积减小15.26%。 展开更多
关键词 与非锥(AIC) AIC簇 单级反相交叉矩阵 簇互连结构
在线阅读 下载PDF
拆分粒度对FPGA可拆分逻辑结构性能的影响
4
作者 徐宇 林郁 +4 位作者 江政泓 杨立群 黄志洪 黄娟 杨海钢 《太赫兹科学与电子信息学报》 2017年第2期307-312,共6页
可编程逻辑块是现场可编程门阵列(FPGA)的核心组成部分(主要由查找表(LUT)和寄存器构成),它的内部结构设计一直是研究的重要方向。可拆分逻辑结构给电路实现带来了灵活性。本文以6-LUT作为研究对象,从拆分粒度的角度出发,研究不同的可... 可编程逻辑块是现场可编程门阵列(FPGA)的核心组成部分(主要由查找表(LUT)和寄存器构成),它的内部结构设计一直是研究的重要方向。可拆分逻辑结构给电路实现带来了灵活性。本文以6-LUT作为研究对象,从拆分粒度的角度出发,研究不同的可拆分因子(N=1,2,3,4)对电路性能带来的影响。仿真实验基于开源的FPGA CAD工具(ABC和VPR)和VPR测试电路集,实验结果表明:a)不同可拆分因子对电路关键路径延时影响不大;b)可拆分因子为2时,电路使用资源的面积和面积-延时积均最小,呈现更好的性能。 展开更多
关键词 现场可编程门阵列 可拆分逻辑 查找表(LUT) 可拆分因子
在线阅读 下载PDF
可级联拆分查找表:增强型逻辑结构
5
作者 江政泓 林郁 +1 位作者 郭珍红 杨海钢 《太赫兹科学与电子信息学报》 2017年第3期523-528,共6页
提高FPGA芯片的性能和面积效率是FPGA结构研究的目标。结合现有的可拆分查找表和可级联查找表结构的优点,提出了可级联拆分查找表逻辑结构。通过在普通可拆分查找表结构中插入可配置选择器,实现了其中2个子查找表单元的可级联,大大减小... 提高FPGA芯片的性能和面积效率是FPGA结构研究的目标。结合现有的可拆分查找表和可级联查找表结构的优点,提出了可级联拆分查找表逻辑结构。通过在普通可拆分查找表结构中插入可配置选择器,实现了其中2个子查找表单元的可级联,大大减小了电路中2个子查找表之间的互连延迟。在MCNC测试电路集下,可级联拆分查找表在电路总面积相近的情况下,性能上平均提升12%。 展开更多
关键词 现场可编程门阵列 级联 可拆分查找表
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部