期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
基于AES和SM4加密算法的固态硬盘设计与实现
1
作者 王丽娟 沈庆 +2 位作者 徐彬 杨楚玮 侯庆庆 《电子技术应用》 2025年第1期29-33,共5页
硬盘安全存储是固态硬盘(SSD)相关技术中的一个核心问题。基于SATA接口,提出了一种在SSD控制器设计时,添加硬件模块实现多种加密算法来进行SSD存储数据的加解密方法,实现了AES和SM4两种算法。实验表明,方案中设计的SSD进行加密读速率为2... 硬盘安全存储是固态硬盘(SSD)相关技术中的一个核心问题。基于SATA接口,提出了一种在SSD控制器设计时,添加硬件模块实现多种加密算法来进行SSD存储数据的加解密方法,实现了AES和SM4两种算法。实验表明,方案中设计的SSD进行加密读速率为223 MB/s,写速率159 MB/s,提出的加密算法对SATA硬盘的读写速度无影响。方案中的加密算法为硬件并行输入,对SATA接口的速度和其他因素没有干扰,因此保证了加密速度较快、兼容性高、安全性高和灵活性强的优势。 展开更多
关键词 SATA接口 固态硬盘 AES SM4
在线阅读 下载PDF
基于SIP技术的固态硬盘电路设计
2
作者 杨楚玮 张梅娟 沈庆 《电子技术应用》 2024年第3期36-41,共6页
存储系统小型化、高性能需求与日俱增,为此设计了一款基于SiP技术的固态硬盘电路,用于验证存储系统SiP电路的可行性。该SiP电路内部以SSD控制模块为核心处理单元,集成了用于数据存储的NAND颗粒、用于固件存储的SPI Flash以及电源管理等... 存储系统小型化、高性能需求与日俱增,为此设计了一款基于SiP技术的固态硬盘电路,用于验证存储系统SiP电路的可行性。该SiP电路内部以SSD控制模块为核心处理单元,集成了用于数据存储的NAND颗粒、用于固件存储的SPI Flash以及电源管理等元器件。在搭建的软硬件平台上进行底层ATA指令验证以及与传统分离式存储系统的对比性能测试,证明了应用SiP技术的存储系统具备高性能、小型化、低功耗等诸多优势,为后续SiP存储系统的设计和验证奠定了一定的技术基础。 展开更多
关键词 系统级封装(SiP) 存储系统 SSD控制模块 小型化
在线阅读 下载PDF
基于FPGA的SiP原型验证平台设计 被引量:5
3
作者 杨楚玮 张梅娟 侯庆庆 《电子技术应用》 2022年第1期84-88,93,共6页
随着嵌入式系统小型化和模拟数字/数字模拟转换器(ADC/DAC)性能需求的日益增长,如何在减小系统体积和功耗的前提下,提高ADC/DAC信号传输的可靠性,增加功能可配置性和信号处理可重构性,成为一大难题。为此,设计了一款基于FPGA的系统级封... 随着嵌入式系统小型化和模拟数字/数字模拟转换器(ADC/DAC)性能需求的日益增长,如何在减小系统体积和功耗的前提下,提高ADC/DAC信号传输的可靠性,增加功能可配置性和信号处理可重构性,成为一大难题。为此,设计了一款基于FPGA的系统级封装(SiP)原型验证平台,该SiP基于ADC+SoC+DAC架构,片上系统(SoC)内部以PowerPC470为处理器,集成了多种通用外设接口和可重构算法单元。在搭建的FPGA平台上进行裸机IP和基于可重构IP的ADC/DAC设计功能的验证。通过软硬件协同验证实验,证明了该类SiP架构能够有效降低走线延时和噪声干扰,提高信号传输的可靠性,丰富的外设接口提高了ADC/DAC的可配置性,集成的可重构算法模块增加了ADC/DAC信号处理可重构性,为后续集成更多器件该类型SiP的设计和验证奠定了一定的技术基础。 展开更多
关键词 系统级封装(SiP) 模拟数字/数字模拟转换器(ADC/DAC) 原型验证 可重构算法 裸机IP FPGA
在线阅读 下载PDF
SoC芯片的RomCode设计与FPGA验证研究 被引量:3
4
作者 张梅娟 张明月 +1 位作者 杨楚玮 朱心杰 《电子设计工程》 2023年第21期76-80,86,共6页
RomCode固化于SoC芯片内部且不可更改,除保证芯片上电时可进入到稳定工作状态之外,仍需满足芯片上电稳定后的不同应用场景和功能需求。该文针对多核ARM处理器SoC芯片,设计一种具备时钟控制、多核启动以及镜像搬移等功能的RomCode。为了... RomCode固化于SoC芯片内部且不可更改,除保证芯片上电时可进入到稳定工作状态之外,仍需满足芯片上电稳定后的不同应用场景和功能需求。该文针对多核ARM处理器SoC芯片,设计一种具备时钟控制、多核启动以及镜像搬移等功能的RomCode。为了确保RomCode设计的稳定性和正确性,基于Palladium与Haps完成FPGA原型验证。验证结果表明,该RomCode设计的功能正常且运行稳定,提高了芯片的流片成功率,加快了软件开发的进度,有效地支撑了SoC芯片其他模块的功能验证。 展开更多
关键词 SOC芯片 多核处理器 RomCode FPGA原型验证
在线阅读 下载PDF
PowperPC架构下USB3.0的IP核软硬件协作验证 被引量:3
5
作者 邓佳伟 张梅娟 +2 位作者 王琪 杨楚玮 应凌楷 《电子技术应用》 2022年第5期37-41,共5页
随着USB(Universal Serial Bus)设备传输速率要求的不断提高,传统基于USB2.0控制器设计的PowerPC架构处理器已经不能满足高速率、大容量传输的需求。提出了一种基于PowerPC架构的USB3.0的处理器解决方案。通过对比USB3.0和USB2.0,USB3.... 随着USB(Universal Serial Bus)设备传输速率要求的不断提高,传统基于USB2.0控制器设计的PowerPC架构处理器已经不能满足高速率、大容量传输的需求。提出了一种基于PowerPC架构的USB3.0的处理器解决方案。通过对比USB3.0和USB2.0,USB3.0拥有更高的传输速率,同时具备更强的抗干扰能力。通过和高性能PowerPC处理器协同工作,显著提高了USB控制器的传输能力,充分利用了PowerPC计算资源。阐述了一种基于PowerPC架构下USB3.0的IP核(Interllectual Property Core)方案设计。最后结合软硬件协作验证方法,验证方案可行性,为后续芯片设计和验证奠定了一定的技术基础。 展开更多
关键词 POWERPC USB3.0 LINUX 软硬件协作验证 IP核
在线阅读 下载PDF
基于PCIE转SATA多通道高速存储电路设计与原型验证 被引量:3
6
作者 王琪 张梅娟 +2 位作者 邓佳伟 杨楚玮 周迁 《电子技术应用》 2023年第3期72-76,共5页
针对传统SATA控制器接口单一且无法充分发挥固态盘性能的问题,设计了一款基于PCIE转SATA多通道高速存储电路。充分利用PCIE总线高带宽低延时特性,并遵循AHCI协议,大幅缩短硬盘无用的寻道次数和数据查找时间,提高固态盘的读写性能,同时... 针对传统SATA控制器接口单一且无法充分发挥固态盘性能的问题,设计了一款基于PCIE转SATA多通道高速存储电路。充分利用PCIE总线高带宽低延时特性,并遵循AHCI协议,大幅缩短硬盘无用的寻道次数和数据查找时间,提高固态盘的读写性能,同时本设计可支持4路SATA通道,具有良好的可拓展性。设计结合PCIE和SATA协议特点,介绍了PCIE转SATA高速存储电路的系统架构,详细阐述了基于AHCI协议的数据流传输过程。最后基于FPGA原型验证对电路进行测试,电路的单盘读写速率分别为562 MB/s和527 MB/s,相比传统SATA控制器的读写性能具有较大提升,测试结果表明设计的PCIE转SATA高速存储电路读写性能优异,且具备良好的稳定性和可拓展性。 展开更多
关键词 PCIE转SATA AHCI协议 多通道 FPGA验证
在线阅读 下载PDF
支持高速DMA传输技术的SSD控制器设计与实现 被引量:1
7
作者 沈庆 杨楚玮 侯庆庆 《电子与封装》 2023年第12期51-56,共6页
在信息电子通信系统中,往往会有高带宽的数据传输及存储需求,尤其是嵌入式领域,其对数据存储的容量及传输速率要求越来越高。提出一种固态硬盘(SSD)控制器的设计方案,该方案采用多通道扩展方式来管理Flash阵列,具有一定的升级性和扩展... 在信息电子通信系统中,往往会有高带宽的数据传输及存储需求,尤其是嵌入式领域,其对数据存储的容量及传输速率要求越来越高。提出一种固态硬盘(SSD)控制器的设计方案,该方案采用多通道扩展方式来管理Flash阵列,具有一定的升级性和扩展性。同时根据SSD数据传输特性,实现了一种高速直接存储器访问(DMA)传输技术,有效提高了SSD数据传输过程中DMA的工作效率和CPU的资源利用率,使该SSD控制器能在-55~125℃的工业化环境中正常工作。 展开更多
关键词 多通道扩展 Flash阵列管理 DMA传输
在线阅读 下载PDF
多态性PCIE桥扩展芯片的设计和硅后验证
8
作者 邓佳伟 王琪 +2 位作者 张梅娟 张明月 杨楚玮 《电子技术应用》 2023年第2期20-25,共6页
作为主流的总线协议,PCIE(Peripheral Component Interconnect Express)总线的应用场景越来越丰富,连接的外围设备也越来越多。而无论桌面还是嵌入式的通用处理器上,PCIE控制器数量有限,同时很多PCIE桥芯片的功能也很局限。为此设计出... 作为主流的总线协议,PCIE(Peripheral Component Interconnect Express)总线的应用场景越来越丰富,连接的外围设备也越来越多。而无论桌面还是嵌入式的通用处理器上,PCIE控制器数量有限,同时很多PCIE桥芯片的功能也很局限。为此设计出一款具备多态性的PCIE扩展桥芯片来扩展处理器PCIE处理能力。该芯片的多通路、高通量、多态性的属性有效弥补了传统处理器PCIE能力不足的缺点。方案通过硅后验证方法,确定了芯片的可行性和稳定性,方案也为后续具备更多通路和属性的PCIE扩展芯片提供了设计思路。 展开更多
关键词 PCIE桥 功能验证 多态性 芯片 芯片设计
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部